"디지털회로실험및설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전기회로설계실습 아날로그 성결대 논리회로 전기회로 실험12 멀티플렉서 간이전압계 전전설2 시립대 전전설1 중앙대학교

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털회로실험및설계" 검색결과 1,141-1,160 / 3,081건

디지털시스템실험 2주차 예비보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험이름 :학번 :실험제목① FPGA 및 Verilog의 이해, Verilog를 통한 FPGA ... 프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작을 FPGA를 통해 검증한다.기본지식1. FPGA(Field ... Scale Integration)설계 및 칩 제작을 이끌어준다. HDL의 주요한 사용은 설계자가 설계회로를 제작하기 전에 회로의 동작여부를 시뮬레이션하는 도구이다.4. Verilog

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
[아날로그및디지털회로설계실습A+] 4-bit Adder 회로 설계 결과 레포트 입니다

아날로그 및 디지털 설계 실습10# 4-bit Adder결과 레포트1. 목적조합논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.2. 실습준비물 ... - Toggle Switch 15개- 점퍼선 다수4. 설계 실습 내용 및 분석(1) 설계실습계획서 (3)에서 그린 2-단계 전가산기 회로를 토글 스위치와 LED를 추가하여 설계 및 구현 ... 단계 전가산기 회로를 토글 스위치와 LED를 추가하여 설계 및 구현하여라. 구현된 회로의 입력 단자와 출력 단자의 전압을 측정하여 아래의 표에 기술하여라. 측정된 전압이 토글스위치

리포트 | 6페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
5주차 결과보고서 - 디지털 시스템 설계 및 실험 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서이름 :학번 :실험제목7-segment실험목표1. 4bit binary 를 8 ... bit BCD code 로 변환하는 컨버터를 라인 디코더를 이용해 설계2. BCD 입력을 7-segment로 출력하는 디지털 회로 설계3. Clock을 이용하여 7-Segment ... 를 순차적으로 표현하는 Controller 구현4. 구현된 결과물을 HBE-COMBO II-DLD 보드에 업로드하여 검증실험결과1. 8bits binary to BCDmodule

리포트 | 3페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
디지털시스템실험 3주차 예비보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험이름 :학번 :실험제목기본적인Combinational Circuit① Decoder 설계 ... . Verilog 코딩 후 컴파일 및 시뮬레이션으로 결과 값을 확인해 본다.이번 실험의 회로도 및 진리표inp1inp2D0D1D2D30*************00101100011. 2 ... ② Binary-to-BCD Convertor 설계실험목표① 2-to-4, 3-to-8 라인 디코더를 설계한다.② Binary-to-BCD Convertor 설계한다.기본지식

리포트 | 3페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
전기회로설계실습 중앙대 4. Thevenin 등가회로 설계

. Thevenin등가회로 설계전기회로설계실습(35792)1. 실험목적Thevenin 등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값과 비교한다.2. 실습준비물-기본 장비 및 선 ... 저항 (20㏀, 2W급) 2개3. 설계실습 계획서그림과 같이R_{ L}이 부하인 브리지회로의 Thevenin 등가회로를 이론 및 실험으로 구하고 비교하려고 한다.3.1 브리지회로 ... } =0.985㎃3.3⒜Thevenin 등가회로를 실험적으로 구하려고 한다.V _{Th}를 구하는 실험회로를 설계하고 실험절차를 설명하라. 전압계(DMM)의 위치를 명시하라.오른쪽

리포트 | 5페이지 | 1,000원 | 등록일 2020.05.21

다운로드 장바구니
서강대학교 디지털논리회로실험_2 Digital logic gate

디지털 논리회로 실험 결과 보고서2주차 Digital logic gate5조 20161510 윤수찬1. 실험제목 : Digital Logic gate2. 실험 목표- TTL ... 되는 설계도구의 사용방법을 단계적으로 익힌다.3. 이론logic signals and gates디지털 논리회로에서 bit 표현에 사용되는 논리값 0(low)과 1(high)은 활용 ... NAND and NOR gates설계단계에서 1차적으로 도출된 디지털 논리 표현을 그대로 회로로 구성하는 것은 비 경제적이기 때문에 다양한 형태로 논리회로의 간략화를 하는 것

리포트 | 21페이지 | 1,000원 | 등록일 2020.08.12

다운로드 장바구니
8주차 예비보고서- 디지털 시스템 설계 및 실험

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험이름 :학번 :실험제목RAM(Random Access Memory)실험목표1. 16×4 ... RAM(Random Access Memory)를 설계한다.2. 자율적으로 메모리를 활용한 새로운 모듈을 설계한다.기본지식- RAM(Random Access Memory) 이란?주기억 ... 장치 라고도 하고 임시 기억장치라고도 한다. 전원이 있는동안 임시적으로데이터를 저장할수 있다. 내부회로가 플립플롭으로 되어있으면 SRAM이라하고,캐패시터와 MOSFET로 되어있

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 8. Multiplier Design 결과 보고서

한다.2) 팀 단위로 디지털 회로 설계하는 방법을 이해 한다2. 퀴즈 답안지 및 정답-퀴즈 없음3. 실험노트-실험 노트 없음4. 실험 결과 및 분석1) 각자가 설계한 Block ... 디지털논리회로실험(EEE2052-01)서강대학교 전자공학과2017년 2학기 결과레포트실험8. Multiplier Design1. 실험개요1) 4비트 곱셈기의 구조와 원리를 이해 ... 있었다.6. 결론 및 검토사항Full adder, half adder와 and gate의 기능을 이용하여 multiplier를 설계하였다. 구 교재의 shift-add 곱셈기

리포트 | 4페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
VHDL 설계 실습 보고서 (전감산기 설계)

과는 반대로 아래 자리에서 발생하는 빌림수를 고려해야 한다. 또한 결과는 감산한 결과와 위에서 빌림수를 나타내야 한다. 전감산기를 설계하는 과정을 통해 조합논리회로를 VHDL로 설계 ... }} B _{i} + bar{X _{i}} Y _{i}3. 위의 논리식을 기본 게이트를 이용하여 전감산기의 회로도(schematic)를그려라.전감산기의schematic설계1. 전감산 ... VHDL 설계 실습 보고서 VHDL Lab_01일 시학 번이 름제 목전감산기 설계실습 목적전감산기는 한 자리 2진수 뺄셈을 할 때 전가산기에서 더한 결과 캐리가 발생하는 것

리포트 | 3페이지 | 1,000원 | 등록일 2020.05.29

다운로드 장바구니
전기회로설계실습 중앙대 7. RC회로의 시정수 측정회로 및 방법설계

설계실습계획서설계실습 7. RC회로의 시정수 측정회로 및 방법설계전기회로설계실습(35792)1. 실험목적주어진 시정수를 갖는 RC회로를 설계하고 이를 측정하는 방법을 설계한다.2 ... double throw) 2개3. 설계실습 계획서3.1 DMM으로 전압을 측정할 때 내부저항이 매우 크다는 것을 앞에서 실험하였다.(10㏁ 정도). DMM의 내부저항을 측정 ... 된 회로를 설계하여 제출하라. 이때의 전류파형(=저항전압 파형), 커패시터전압 파형, RC time constant를 오실로스코프와 function generator로 측정

리포트 | 4페이지 | 1,000원 | 등록일 2020.05.21

다운로드 장바구니
판매자 표지

[디지털실험] 반가산기와 전가산기 예비리포트

Arithmetric)2진수 체계는 모든 디지털 시스템의 기초이다. 그러므로 디지털 회로에서는 모든 연산동작이 2진수를 사용하도록 구성되어진다. 두 개의 2진 digit A와 B의 가산 ... - 실험제목반가산기와 전가산기- 목적(1) 반가산기와 전가산기의 원리를 이해한다.(2) 가산기를 이용한 논리회로의 구성능력을 키운다.- 이론(1) 2진 연산(Binary ... 개의 digit로 결과가 얻어진다.(2) 반가산기2진 덧셈을 살펴보면 2-입력(A, B)의 논리회로는 exclusive-OR게이트와 같은 출력을 나타내고 있다. 따라서

리포트 | 2페이지 | 1,500원 | 등록일 2020.05.21

다운로드 장바구니
결과4

결과보고서설계실습 4. Thevenin 등가회로 설계Ⅰ요약Thevenin 등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값과 비교한다.실험을 통해서 Thevenin 등가회로 ... 를 설계, 제작, 측정 결과해보았다.1.테브닌 회로 설계 : 1.48 %2.테브닌 등가회로 제작 : 3.953 %3.설계한 회로와 제작한 회로를 비교 측정 : 2.43%실험 값 ... 의 오차는 정도로 작았다. 이번 설계실습은 예상과 비슷하게 진행된 잘 된 실험이었다. 이를 통해 우리는 Thevenin 등가회로가 잘 성립함을 알 수 있다.Ⅱ서론Thevenin 등

리포트 | 5페이지 | 1,000원 | 등록일 2020.01.12

다운로드 장바구니
판매자 표지

설계실습 4. Thevenin등가회로 설계 결과보고서

설계실습 4. Thevenin등가회로 설계결과 레포트전기회로 설계 및 실습 수요일 9,10,11,12교시조 조원실험날짜 월 일 제출날짜 월 일전자전기공학부요약: 이번 실험 ... 에서는 Thevenin 정리에 대해 알아볼 수 있는 Thevenin등가회로를 설계했다. 브리지 회로를 구성하여 의 전압과 전류값을 구하고 Thevenin등가회로를 실험적으로 구하기 위해 ... 으로 구성되어 있는 등가회로 대체시켜 계산이 간단한 회로를 만드는 정리이다. 이번실험에서는 이런 Thevenin정리를 회로에서 어떻게 활용하는지 알아보는 실험이다.설계실습 결과4.1

리포트 | 3페이지 | 1,000원 | 등록일 2020.05.07 | 수정일 2020.09.08

다운로드 장바구니
[디지털 공학 실험] 7-seg로 디지털 시계 만들기 보고서

실험 목적7조제출일자팀원이름(학번)설계 목표● 한 학기 동안 배운 디지털 공학 실험 이론을 통하여 디지털 시계를 설계한다.- SET 단자를 누를 시 시계의 동작 기능을 한다(시 ... 부분 구현, 요일 및 오전오후 표시부 구현, 발표 대본 작성, 소자별 특성 정리 및 조사, 회로 검토 및 선정리. 주차보고서 작성 및 검토, PPT 제작 ( 설계 이론 사용부품 ... 의 기능 이외에 디지털시계에 추가 기능을 추가할 수 있다.- AM, PM 표시 가능월~일까지 요일을 LED로 표시하는 기능● 설계 과정 중 생기는 문제점들을 직접 찾아보고, 해결

리포트 | 12페이지 | 2,000원 | 등록일 2020.01.01

다운로드 장바구니
전기회로설계실습예비보고서11-공진회로(Resonant Circuit)와 대역여파기 설계

1. 목적: RLC 공진 회로를 이용한 Bandpass, Bandstop filter를 설계, 제작, 실험한다.2. 준비물∗ 기본 장비 및 선Function generator ... > RLC 직렬회로에서 R에 걸리는 전압을 출력이라 하였을 때 C = 0.01 ㎌, 공진주파수가 15.92 ㎑, Q-factor가 1인 bandpass filter를 설계하라. 또 ... : 1 대DC Power Supply: 1 대Digital Oscillo오실로스코프(Probe 2 개): 1 대Digital Multimeter: 1 대∗ 부품리드저항(10 Ω, 1

리포트 | 6페이지 | 1,000원 | 등록일 2020.03.29

다운로드 장바구니
9주차 예비보고서 - 디지털 시스템 설계 및 실험

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험이름 :학번 :실험제목Simple Computer - Data Path실험목표1. 컴퓨터 ... /1R3 = R2 - R1의 Microoperation을 정의하기 위한 Control Word이다.실험방법DATAPATH의 전체 구성도 및 각각의 세부 회로 구성도를 바탕으로 각각 ... 하여 전체 Data Path 회로를 구현하고 결과를 시뮬레이션 한다.- Control Word 는 13bit 로 정의된다.이번 실험의 회로도 및 진리표이번 실험에서 작성하게 될

리포트 | 6페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
충북대학교 전자공학부 기초회로실험 반가산기와 전가산기 예비 보고서

REPORT과 목: 기초회로실험I담당교수:소 속: 전자공학전공학 번:이 름:◆ 목 적(1) 반가산기와 전가산기의 원리를 이해한다.(2) 가산기를 이용한 논리회로의 구성능력 ... 을 키운다◆ 이 론(1) 2진 연산(Binary Arithmetic) : 2진수 체계는 모든 디지털 시스템의 기초이므로 디지털 회로에서는 모든 연산 동작이 2진수를 사용하도록 구성 ... 을 이해하고 AND, OR 및 NOT 게이트만을 사용하여 전가신기를 설계하라.☞(2) 전가산기의 출력이 S = A BC_i 임을 진리표를 사용하여 확인하라.☞입력출력ABC-inC-outS0000000101010010111010001101111101011111

리포트 | 4페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.15

다운로드 장바구니
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates

. 실험 목적Verilog HDL 언어를 이용하여 디지털 회로를 디자인을 하기에 앞서 Schematic 설계를 수행한다. ISE의 여러 logic gate 및 도구들을 사용해 최종 ... 전자전기컴퓨터공학부 설계 및 실험2Post Lab-02Schematic Designwith Logic Gates실 험 날 짜학 번이 름목차1. 실험 목적 ... 다. 일반적으로 Xilinx ISE를 이용해 FPGA를 설계하는 과정은 다음과 같다.2) 본 실험에서 사용되는 논리회로(1) AND gateAND 게이트- 논리곱을 구현하는 기본

리포트 | 28페이지 | 3,000원 | 등록일 2020.07.27 | 수정일 2020.09.16

다운로드 장바구니
전기회로설계실습 중앙대 8. 인덕터 및 RL회로의 과도응답(Transient Response)

설계실습계획서설계실습 8. 인덕터 및 RL회로의 과도응답(Transient Response)전기회로설계실습(35792)1. 실험목적주어진 시정수를 갖는 RL회로를 설계하고 이 ... 를 측정하는 방법을 설계한다.2. 실습준비물-기본 장비 및 선Function generator : 1대DC Power Supply(Regulated DC Power Supply ... ㎲인 RL 직렬회로를 설계하여 제출하라.RL 직렬회로에서의 시정수(time constant)는 L/R이므로 10us = 10mH / R이고 R = 1kΩ이다.3.1 Function

리포트 | 4페이지 | 1,000원 | 등록일 2020.05.21

다운로드 장바구니
7주차 예비보고서- 디지털 시스템 설계 및 실험

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험이름 :학번 :실험제목Sequential Circuit 설계 및 구현실험목표1. 동기식 ... 도록 논리 회로를 설계한다고 하였을 때, PIEZO에261.6256Hz의 주파수 전달을 해주어야 한다. 이 주파수는 외부에서 전달해 줄 수 없기 때문에, 1MHz의 클럭을 받 ... UP/DOWN 카운터를 설계한다.2. 카운터를 이용한 Sequential Circuit을 설계한다.기본지식1. 이론? 일반적으로 카운터는 입력 펄스에 따라 미리 정해진 순서대로 상태

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니

이전10개 53 54 55 56 575859 60 61 62 다음10개

파워링크

신청하기