"디지털회로실험및설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전기회로설계실습 아날로그 성결대 논리회로 전기회로 실험12 멀티플렉서 간이전압계 전전설2 시립대 전전설1 중앙대학교

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털회로실험및설계" 검색결과 1,161-1,180 / 3,081건

서강대학교 디지털논리회로실험 - 실험 7. Finite State Machines 결과 보고서

디지털논리회로실험결과 보고서[8주차]실험 7. Finite State Machines1. 실험 개요1) Finite state machine (FSM) 회로를 설계하고 분석할 수 ... 있는 능력을 갖춘다.2) Mealy와 Moore state machine을 구분하고 각각의 특성을 이해한다.3) 비동기 counter의 동작을 분석한다.2. 실험 결과 및 분석1 ... ) 중간고사 1-(a)번의 회로를 schematic으로 구현하여 시뮬레이션이번 실험에서는 schematic으로 그린 회로를 키트에 FPGA로 구현하지 않고, 시뮬레이션으로 그 동작

리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
전기회로설계실습 중앙대 3. 분압기(Voltage Divider) 설계

한 분압기(Voltage Divider)를 설계, 제작하고 설계와 실험값을 비교, 분석한다.2. 실습준비물-기본 장비 및 선Function generator : 1대DC Power ... 설계실습계획서설계실습 3. 분압기(Voltage Divider) 설계홍길동, 20000000, 전기회로설계실습(35792)1. 실험목적부하효과(Loading Effect)를 고려 ... %의 전압을 출력하는 분압기를 설계하라. 단, IC Chip이 동작하지 않을 때, 즉 전력을 소비하지 않을 때 IC Chip에 9V 이상 걸리지 말아야한다.오른쪽의 회로도와 같이

리포트 | 3페이지 | 1,000원 | 등록일 2020.05.21

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 2. Digital Logic Gates 결과 보고서

디지털논리회로실험서강대학교 전자공학과2017년 2학기 결과레포트실험2. Digital Logic Gates실험2. Digital Logic Gates1. 실험목적1. TTL ... 설계의 중요성을 느꼈다. 실험 1-G의 경우 해당 회로가 Wired-AND로 알고 있었는데 교재에는 Wired-OR로 표기된 것을 확인하였다. 하지만 실험 결과 Wired-AND ... 의 동작원리를 확인한다.2. 주어진 진리표를 논리식으로 최적화 한다.3. 논리식을 TTL로 구현하여 그 동작을 확인한다.4. Xilinx ISE로 설계된 회로를 FPGA로 구현하고 그

리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
판매자 표지

실험 제목: R, L, C 수동소자와 TTL IC

하여 구분할 수 있도록 하였다. TTL IC칩은 내부 회로구성 설계 방식에 따라 Bipolar와 CMOS방식으로 제작되며 집적도, 전력소모 및 처리속도 등을 7400시리즈 중간 ... 0~60V까지 연속 가변이 되는 2개의 출력과 TTL IC회로의 전원으로 사용할 수 있는 고정전압 5V의 출력을 갖고 있다.전압 및 전류 측정장치디지털멀티미터 – DM441B전압 ... cDC전압 측정 보다는 AC전압을 측정하기 위하여 개발된 방비로 아날로그 전압의 주파수, 진폭등의 변화를 그려주는 기능을 한다.실험회로 및 시뮬레이션결과유의사항실험과정에서 560W

리포트 | 5페이지 | 1,500원 | 등록일 2020.01.23

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 예비레포트 3주차 Lab03 Introduction to Verilog HDL

개의 차이점은 Verilog는 전자 시스템을 모델링하는 데 사용되는 HDL이며 VHDL은 현장 설계 가능 게이트 어레이 및 집적 회로와 같은 디지털 및 혼합 신호 시스템을 설명하기 ... 전자전기컴퓨터공학부 설계 및 실험2Pre La-03Introduction to Verilog HDL실 험 날 짜학 번이 름목차1. 실험 목적 ... , Gate Primitive, Behavioral modeling 이 세가지의 Verilog HDL 언어의 기본 사용법을 통해 디지털 논리회를 설계하는 방법을 학습한다.2. 배경

리포트 | 17페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 7주차 Lab07 예비 레포트 Sequential Logic 2, 전자전기컴퓨터설계실험2,

전자전기컴퓨터공학부 설계 및 실험2Pre Lab-07Sequential Logic 2(Finite State Machine)실 험 날 짜학 번이 름목차1. 실험 목적 ... 실험에서도 순차회로에 대해서 학습한다. 그중 FSM인 Moore Machine 과 Mealy Machine을 Verilog HDL언어를 사용하여 설계하고 실험하여 state ... 을 생성하는 회로로서, 디지털 시스템 제어회로에 폭 넓게 사용된다.FSM은 세가지 블록으로 구성된다. ① 다음상태를 결정하는 조합회로 블록 ② 현재상태를 저장하는 순차회로 블록 ③ 출력

리포트 | 13페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
전기회로설계실습예비보고서4-Thevenin등가회로 설계

, 2 W급 2개3. 설계실습 계획서그림 1과 같이 RL이 부하인 브리지회로의 Thevenin 등가회로를 이론 및 실험으로 구하고 비교하려 한다.3.1에서 구한 결과 ... 1. 목적: Thevenin등가회로를 설계, 제작, 측정하여 원본 회로 및 이론값과 비교한다.2. 준비물∗ 기본 장비 및 선Function generator: 1 대DC ... Power Supply(Regulated DC Power supply(Max 20 V 이상): 1 대Digital Oscillo오실로스코프(Probe 2 개 포함): 1 대Digital

리포트 | 5페이지 | 1,000원 | 등록일 2020.03.29

다운로드 장바구니
전기회로설계실습 3차 예비보고서(중앙대학교)

Divider)를 설계, 제작하고 설계와 실험값을 비교, 분석한다.2. 준비물*기본 장비 및 선Function generator : 1대DC Power Supply (Regulated ... 전기회로설계실습 예비보고서(3)-설계실습 3. 분압기(Voltage Divider) 설계-1. 실험 목적부하효과(Loading Effect)를 고려한 분압기(Voltage ... . 부하효과를 고려하지 않은 분압기(b) 설계한 회로의 3V 출력단자에 등가부하로서 1㏀의 부하가 병렬로 연결되었을 때의 출력전압을 계산하라. 설계목표에 대한 오차를 구하고 결과를 분석

리포트 | 4페이지 | 1,000원 | 등록일 2020.04.08

다운로드 장바구니
(결과보고서) 전자회로 설계 및 실습 OP Amp의 특성측정 방법 및 Integrator 설계 실험2

전자회로설계실습결과보고서 #2OP Amp의 특성측정 방법 및 Integrator 설계조학과학번이름조원담당 교수실험일제출일설계실습 2. OP Amp의 특성측정 방법 및 ... 1102A U)1. 서론Op Amp의 Offset Voltage와 Slew Rate를 측정하기 위한 회로를 설계하고 실험을 통해 측정을 해보았다. 다음으로 Integrator를 설계 ... 하고 오실로스코프를 통해 입출력파형을 측정했다. 회로와 입출력 파형은 다음과 같다.Vos다음은 설계실습 계획 시 PSPICE Simulation 입출력 파형이다.실험결과와 PSPICE

리포트 | 8페이지 | 3,500원 | 등록일 2020.04.13

다운로드 장바구니
서강대학교 디지털논리회로실험 레포트 3주차

디지털 논리회로 실험 결과 보고서3주차 Decoders and Encoders5조1.실험제목: Decoders and Encoders2.실험목적:-일반적인 binary ... 가 다르게 나와 다시 실험하였는데, 저항이나 인덕터 캐패시터와는 다르게 디지털에서는 회로를 조금만 잘못 짜더라도 완전히 다른 결과값이 나와 버리기 때문에 이를 매우 조심해야 한다는 것 ... 한다.3.이론1) Combinational circuit designCombinational 논리 회로 설계의 기본이 되는 Boolean algebra의 내용은 그림 1과 같

리포트 | 12페이지 | 1,000원 | 등록일 2020.08.12 | 수정일 2020.08.26

다운로드 장바구니
기초전자설계및실험 예비보고서 JK Flip-Flop과 클락생성

다.실험회로 및 시뮬레이션 결과4.1)JK Flip-Flop설계문제 1 : NAND와 NOR게이트 조합-그림 9.1과 같이 NOR와 NAND 게이트 조합한 동기식 JK Flip ... 를 확인한다.-JK Flip-Flop SN7476/7478 내부 회로도와 설계문제 2)의 NAND또는 NOR게이트 활용실험에서 구성한 회로도를 비교하고 차이점을 확인한다.-실험 전 예비 ... 며 오차가 적도록 소자 값을 선택한다.-실험 전 예비보고서를 준비할 때 수동진동자를 이용하여 주어진 클락 값을 얻기 위한 회로를 설계한다.-실험 전 예비보고서 준비할 때 NE555

리포트 | 5페이지 | 1,000원 | 등록일 2019.09.29 | 수정일 2019.09.30

다운로드 장바구니
(결과보고서) 전자회로 설계 및 실습 MOSFET Current Mirror 설계 실험8

한 뒤에 DMM을 사용하여 설계한 회로의 VGS, VDS 및 IREF 와 IO를 측정했다. 각 실험에서 IREF = 10 mA가 되도록 한 뒤 R1의 값을 측정한 결과 ... 실습에서는 Current Mirror와 Cascode Current Mirror를 직접 설계하고 설계한 회로의 VGS, VDS 및 IREF 와 IO를 측정하고 이 값을 이용 ... 하여 각각의 출력저항 RO의 값을 계산하였다.2. 설계실습 결과4.1 단일 Current Mirror 구현 및 측정(A) Power Supply를 연결하지 않은 그림 1의 회로를 3.1

리포트 | 6페이지 | 3,500원 | 등록일 2020.04.13

다운로드 장바구니
7-세그먼트 표시기와 디코더 결과보고서A+

를 설계한다.2. 자료 및 관찰TL = 0일 때 7세그먼트에 불이 들어오는 모습이다. 위 사진을 봤을 때 회로와 7-세그먼트는 정상 작동함을 알 수 있다. 이후 0~9까지 실험할 때 ... Experiment-Report(10장 7-세그먼트 표시기와 디코더)1. 실험목적디지털 기기에 많이 사용되는 7-세그먼트에 대한 이해를 하고 BDC to 7-세그먼트 디코더 ... 는 BCD-to-7 세그먼트 디코더에서 입력에 대한 출력값을 나타낸 것이다.3. 결과 분석이번 실험은 7-세그먼트 디코더를 이해하여서 이를 회로로 구현하는 것이다. 이를 알기 위

리포트 | 9페이지 | 1,000원 | 등록일 2020.03.05 | 수정일 2020.03.12

다운로드 장바구니
디지털시스템실험 2주차 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험 결과보고서이름 :학번 :실험제목① FPGA 및 Verilog의 이해, Verilog ... 를 통한 FPGA 프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작을 FPGA를 통해 검증한다.실험결과1. Quartus ... & Elaboration 메뉴를 선택하여, 설계된 로직의 문법 오류 검사를 수행하고 Start Compilation 메뉴를 선택하여 컴파일을 진행 시켰다.3. ModelSim 소프트

리포트 | 2페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 예비 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

, Mux/Demux인 조합회로를 Verilog HDL 언어를 사용하여 설계 및 실험하고자 한다.2. 배경 이론조합논리 회로조합논리 회로는 입력에 의해 출력이 결정되는 회로 ... 전자전기컴퓨터공학부 설계 및 실험2Pre La-05Combinational Logic 1실 험 날 짜학 번이 름목차1. 실험 목적 ... 할 수 있을 것이라 예상한다.6. 참고 문헌디지털 디자인 교재전자전기컴퓨터설계실험 교안 Hyperlink "https://www.youtube.com/watch?v=giqb5

리포트 | 19페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
전기회로설계실습 중앙대 6. 계측장비 및 교류전원의 접지상태의 측정방법설계

6. 계측장비 및 교류전원의 접지상태의 측정방법설계전기회로설계실습(35792)1. 실험목적측정에 의해 DMM, Oscilloscope와 Function Generator의 접지 ... 전기회로 설계실습예비보고서6. 계측장비 및 교류전원의 접지상태의 측정방법설계이 름 :학 번 :과 목 명 :내 용 :담당교수 :학 과 : 전자전기공학부제출일:설계실습계획서설계실습 ... 상태, 즉 내부연결 상태와 입력저항을 유추하는 방법을 설계하고 이를 이용하여 계측장비의 정확한 사용법을 익힌다.2. 실습준비물-기본 장비 및 선Function generator

리포트 | 4페이지 | 1,000원 | 등록일 2020.05.21

다운로드 장바구니
판매자 표지

설계실습 3. 분압기(Voltage Divider) 설계 결과보고서

설계실습 3. 분압기(Voltage Divider) 설계결과 레포트전기회로 설계 및 실습 수요일 9,10,11,12교시조 조원실험날짜 월 일 제출날짜 월 일전자전기공학부요약 ... 를 계획하고 분압기를 만들었기 때문에 오차율은 2.84%이다. 계획했던 저항과 조금 다르게 회로를 설계했으므로 이정도의 오차는 실험에 큰 문제가 없다고 생각하며 무부하 상태일때도 8 ... 에 차이점은 없었으며 오차율도 3%이하로 나와 알맞은 회로였던 것 같다.결론이번 실험에서는 분압기를 설계해 보았다. 부하효과를 고려한 분압기, 부하효과를 고려하지 않은 분압기를 설계

리포트 | 5페이지 | 1,000원 | 등록일 2020.05.07 | 수정일 2020.09.09

다운로드 장바구니
전기회로설계실습 중앙대 9. LPF와 HPF 설계

설계실습계획서설계실습 9. LPF와 HPF 설계전기회로설계실습(35792)1. 실험목적RC 및 RL filter를 설계하고 주파수응답을 실험으로 확인한다.2. 실습준비물-기본 ... 장비 및 선Function generator : 1대DC Power Supply(Regulated DC Power Supply, Max 20V 이상) : 1대Digital ... 다. 이를 바탕으로 회로를 구성하면3.2 위에서 설계한 LPF의 전달함수(H)의 크기와 위상을 0~100㎑ 까지 linear(H)-log(주파수) 그래프로 그려서 제출하라. 입력

리포트 | 7페이지 | 1,000원 | 등록일 2020.05.21

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 결과 보고서

디지털논리회로실험결과 보고서[3주차]실험 3. Decoders and Encoders1. 실험 목적1) 일반적인 binary decoder의 동작 원리를 이해한다.2) 7-s ... egment의 동작 원리를 이해한다.3) Priority encoder의 동작 원리를 이해한다.4) FPGA와 VHDL을 이용한 회로의 구현 방식을 이해한다.2. 실험 결과 및 분석1 ... 에서는 priority encoder의 기능을 하는 74LS 148의 동작을 확인하였다. 디지털 회로설계 교재의 내용과는 달리 소자의 입력과 출력이 모두 active low라는 점에 유의할 필요가 있

리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
전기회로설계실습 중앙대 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계

을 측정하는 회로를 설계, 제작, 측정하고 DC Power Supply의 사용법을 익힌다. 부하효과(Loading Effect)를 이해한다.2. 실습준비물-기본 장비 및 선 ... 설계실습계획서설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계홍길동, 20000000, 전기회로설계실습(35792)1. 실험목적건전지의 출력저항과 DMM의 입력저항 ... 며 시간이 지날수록 점점 커진다.⒝ 건전지(6V)의 내부저항을 측정하는 회로와 절차를 설계하여 제출하라. 단, 가능한 한 측정에 의한 전력소비가 최소가 되도록 10Ω 저항

리포트 | 3페이지 | 1,000원 | 등록일 2020.05.21

다운로드 장바구니

이전10개 54 55 56 57 585960 61 62 63 다음10개

파워링크

신청하기