"논리회로설계및실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 성결대 논리회로 실험12 멀티플렉서 4bitfulladder 두더지 잡기 plc제어

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계및실험" 검색결과 1,221-1,240 / 1,755건

디지털공학실험 7장 부울의 법칙 및 드모르간의 정리(예비)

7부울의 법칙 및 드모르간의 정리■ 실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 실험을 통한 붕울 대수의 규칙 증명● 부울 규칙 10 과 11을 증명하는 회로 ... 설계● 실험을 통해 3-입력 변수의 회로들에 대한 진리표를 작성하고 드모르간의 정리를 이 용하여 이들이 대수적으로 등가인가를 증명하기■ 사용 부품4071 quad 2-입력 OR ... 에서 구성하는 회로에서는 CMOS 논리를 사용한가, IC에 정전기로 인한 손상이 발생하지 않도록 참고문헌의 주의 항을 따르기 바란다,■ 실험 순서1. 그림 7-1의 회로를 구성하라

리포트 | 19페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
결과보고서 // 7.2의보수와 4비트 가감산기 8.플립플롭과 시프트레지스터

결론 및 고찰이번 실험에서는 저번실험에서 구현했던 3bit 전가산기에서 더 나아가 감산까지 가능하도록 설계하는것이 목적이었다.우리조는 이번실험에서 너무 급하게 진행하느라 가산기 ... 을 하는 원리는 2진수의 입력을 보수화시켜 가산의 형태로 계산함을 알 수 있었고, 연산하는 두수의 부호가 같고 최상위 2비트 캐리가 다를 때 발생하는 overflow에 대해서도 이해하였다.직접 브레드보드에 설계한 회로를 통해서 결과를 확인해 볼 수 없었던 점이 아쉽다. ... 를 1bit씩 테스트해보지 않고 한꺼번에 구성했던탓에 어누부분에선가 잘못 연결된 부분이 있었는지 결국 실험을 통해 결과를 확인해 볼 수가 없었다.이론적으로 생각해보았을 때, 감산

리포트 | 7페이지 | 1,000원 | 등록일 2010.11.17 | 수정일 2018.09.10

다운로드 장바구니
실험3예비[1].가산기와감산기

1. 목 적Logic gates를 이용하여 가산기와 감산기 회로를 구성하고 동작을 확인한다.디지털 시스템의 기본인 가산기와 감산기의 구조 및 동작 원리를 실험을 통해 이해한다.2 ... 다. 이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오 ... . 이 론가산기이진수의 덧셈을 하는 논리 회로현대의 가산기(adder)는 주로 ALU(arithmetic logic unit)의 구성요소로 컴퓨터 내에 장착되어 사용가산기의 종류반

리포트 | 9페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
예비03_Adder&Subtractor

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.09.27 (월)과목명: 논리회로실험조교명: 유창승분 반: 월 ... 하여 전감산기를 구성하시오.반감산기를 이용한 전감산기의 논리회로도(6) 전가산기를 이용하여 전감산기를 설계하고 위의 문제 (4)에서 구성한 회로와 비교하시오.전가산기를 이용한 전감산기 ... 과 parallel 2가지의 방법이 있다. 이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.2진 직렬 가산기2진 병렬 가산기- serial

리포트 | 7페이지 | 2,500원 | 등록일 2010.10.19

다운로드 장바구니
디지털공학실험 10장 가구공장 (결과)

목적 : 제어 논리에 대한 진리표를 보고 그것을 이해하여 카르노맵을 작성하고, 간소화된 회로를 최대한 적은 숫자의 소자로 설계한다.장비 및 사용 부품 :LED 1개4비트 DIP ... 1100 경우1110 경우결과 및 토론이번 실험의 목적은 표10-1에 주어준 진리표를 가지고 카르노맵을 작성 할줄 알고 그것을 간소화 시켜서 회로를 설계하는 것이다. 저번 실험 ... 에 카르노맵을 배웠고 이번 실험에는 카르노맵을 이용하는 것인데, 카르노맵을 이용해서 회로를 설계하니 정말 간단한 회로가 나오게 되었다. 먼저 여기서 구한 간단한 회로를 가지고 설계

리포트 | 10페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
기본 논리 함수 및 gate와 가산기 레포트

실험 #8 결과 보고서1. 실험 제목기본 논리 함수 및 gate와 가산기2. 실험 목적? 기본논리소자를 이용하여 조합논리 회로를 구성하고 기본논리 특성을 이해한다.? 몇 개 ... 로 및 순서회로의 동작원리를 이해하고 그 설계 능력을 기른다.3. 실험 장비 및 재료? 전원 : +5V dc 전원? 계측기 : Oscilloscope, 함수발생기? 저항 : 1 ... 의 IC들의 논리도 및 핀 접속도를 참조하여 각 gate의 입출력 관계를 알아본다.? AND OR NOT NAND NOR GATE의 실습회로를 구성하고 진리표를 만들 수 있다.? 조합회

리포트 | 14페이지 | 2,000원 | 등록일 2010.05.02 | 수정일 2014.05.28

다운로드 장바구니
로직웍스를 이용한 논리회로 구현

2009년 논리회로 설계보고서제출자 이름제출자 학번제출자 분반담당교수마감일시제출일시이메일 주소점 수/ (점수/만점)--- 목 차 ---1. 시뮬레이터 요약2. 실험 1: 기본 ... 논리게이트 설계 및 구현3. 실험 2: 불 대수와 드로르간의 정리 설계 및 구현4. 실험 3: Exclusive-OR 게이트 설계 및 구현5. 실험 4: 가산기와 감산기 설계 및 ... 소개 되어 있으므로, 책을 참조하여 프로그램을 사용하면 쉽게 할 수 있다.2. 실험 1 : 기본 논리게이트 설계 및 구현? 7404 IC 핀 배치도를 참조하여 게이트 6개 중 1개

리포트 | 42페이지 | 1,500원 | 등록일 2010.04.28

다운로드 장바구니
D래치와 D플립플롭

디지털 논리회로설계 및 실습실험 14. D래치와 D플립플롭1. 실험 목표□ 래치(latch)가 SPDT 스위치의 바운스(bounce)를 제거하는 방법에 대한 증명.□ 4개 ... 에 비동기(asynchronous)입력으로 표시된다.3. 데이터 및 관찰 내용? 실험 순서 3. SPDT 스위치 바운스 제거 회로에 대한 관찰 내용 :A에 접촉한 후 떨어뜨렸다 다시 ... 의 NAND 게이트와 하나의 인버터로부터 게이트된(gated) D 래치 구성과 테스트.□ D 플립플롭의 테스트 및 래치와 플립플롭에 대한 몇 가지 응용 회로 조사.2. 이론 요약지금

리포트 | 6페이지 | 1,500원 | 등록일 2010.04.04

다운로드 장바구니
디지털공학실험 8장 논리회로의 간소화 (예비)

8논리회로의 간소화■ 실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 무효 BCD-코드 감지기에 대한 진리표 작성● Karnaugh 맵을 구현하는 회로의 구성 및 ... 스위치 1개■ 관련이론조합 논리회로에서 출력은 단지 입력에 의해서만 결정된다. 간단한 조합 회로에 대해 진리표는 가능한 모든 입력 및 출력을 요약하기 위해 사용된다. 즉 진리표는 원 ... 어라.3. 실험순서 2에서 표현식을 옮게 적었다면 표현식에는 2개의 곱항이 있고 각 항들 에 문자 D가 포함되어 있을 것이다. 이 표현식을 만족하는 논리회로는 바로 구현 될 수 있

리포트 | 15페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
결과보고서 // 5.멀티플렉서, 인코더 및 디코더 6.2진4비트 가산기

디코더를 설계하여 n개의 입력에 따라 2n개중 하나의 출력을 내는 기능을 구현하였다. 하나의 출력을 내는점에서는 디코더와 먹스가 비슷한 기능이라고 할 수 있을 것 같다.그리고 실험4에서는 MUX를 이용하여 주어진 논리함수식을 간단하게 설계할 수 있었다. ... 실험1,실험2에서는 MUX게이트를 사용하지 않고 직접 MUX기능을 구현하였다.MUX는 Select신호의 입력에 따라 여러개의 입력중 하나의 값을 출력하는 것이다.2:1MUX

리포트 | 8페이지 | 1,000원 | 등록일 2010.11.17 | 수정일 2018.09.10

다운로드 장바구니
AND·OR·NOT 게이트 실험(예비보고서)

\* ARABIC 3 NOT 게이트 실험회로 구성그림 4- SEQ 그림 \* ARABIC 4 NOT 게이트 실험회로의 입력전원 및 입력 데이터 연결그림 4-1의 NOT 게이트 실험 ... 7432를 이용하고, 실험회로 구성시 그림 2-12를 참조하여라.입력 A단자, B단자, C단자에 표 4-3에 기재하여라.4. 참고문헌1) 인하대 e-class 정보통신기초설계/실습1 ... 강의자료실 실험7. AND·OR·NOT 게이트 실험2) 디지털 논리설계 3rd Edition. 최종필 외 6명. McGraw-Hill Korea. P47~573) http://www

리포트 | 12페이지 | 1,000원 | 등록일 2010.05.16 | 수정일 2015.04.04

다운로드 장바구니
OP-AMP 증폭실험-예비

으로 한 기본회로의 동작을 이해한다. 이를 바탕으로 실험을 위해 회로를 꾸미고 실험 결과를 통해 이론에서 해석했던 내용을 확인한다.2. 기구 및 실험장치① 오실로스코프 시간에 따른 입력 ... 특성을 분석하는데 좋은 신호제공기가 된다. 디지털회로에서 입력파형으로 요구되는 TTL 및 CMOS 논리 신호도 제공되므로 디지털회로 분석에도 용이하다.③ 멀티미터 [ 저항측정 ]멀티 ... 또는 가변저항을 얻는 장치이며 저항의 크기 및 흘릴 수 있는 전류의 크기에 따라서 그 형태나 크기가 다양하다.⑤ 직류 전원 장치 (DC Power Supply)설계된 회로에 맞

리포트 | 14페이지 | 1,500원 | 등록일 2011.12.04

다운로드 장바구니
[6주차] Memory

과 목 : 논리회로설계실험과 제 명 : RAM 설계담당교수 : 정일섭 교수님학 과 : 전자전기공학과학 년 : 3학년이 름 :제 출 일 :논리회로설계실험 - 4차 실습 과제7조 ... ( 유광위 / 박석호 )0. Purpose이번 실습시간에는 읽기와 쓰기가 가능한 RAM(Random Access Memory)을 설계해본다. RAM을 설계해보기에 앞서 ROM ... (Read only Memory)의 작동을 이해하고 VHDL을 이용하여 Behavioral level에서 설계를 해본다.1. Back Ground. ROM (Read Only Memory

리포트 | 10페이지 | 2,000원 | 등록일 2012.06.30

다운로드 장바구니
함수발생기제안서

1. 프로젝트 제안의 목적전자회로 및 실험시간 전반기에 중점적으로 다뤘던 Op Amp를 응용 할 수 있는 프로젝트 주제를 정하려고 하던 중 실제 실험 시간에 많이 사용하는 함수 ... 를 구성하여야 하므로 이론적으로나 실질적인 회로 구성면에서도 도움이 될거라 여겨 프로젝트를 진행하게 되었다.2. 프로젝트 목표 및 내용(1) 관련 이론오실로스코프와 함수 발생기 ... 는 전자회로 실험에 있어서 없어서는 안될 장비이다.오실로스코프는 관측하는 신호가 시간에 대하여 어떻게 변화하는가를 조사하는 장비인데, 간단한 전압측정에서부터 복잡한 파형까지전자회로 실험

리포트 | 5페이지 | 1,000원 | 등록일 2011.05.24

다운로드 장바구니
데이터 시트 해석

디지털 논리회로설계 및 실습실험 6. 데이터 시트 해석1. 실험 목표□ TTL과 CMOS 논리에 대한 정적인 전기적 사양 측정.□ 전압 및 전류 요구 사양과 한계를 포함하는 제조 ... 는 매우 다른 특성을 나타낸다. 결과적으로 전압 레벨 및 전류를 유출하고 유입하는 능력이 다르기 때문에 두 논리를 각자의 사양을 적절히 고려하지 않은 채 직접 서로 연결할 수 없 ... . 31004. 평가 및 복습 문제1. 실험 순서 4에서 부하 저항 없이 VOL을 관찰 하였다. 실험 순서 5에서는 부하 저항을 연결하고 VOL을 측정하였다. 부하 저항이 VOL에 대해

리포트 | 4페이지 | 1,000원 | 등록일 2011.01.05

다운로드 장바구니
4자리 가감산기 시뮬레이션

를 설계하는 방법을 이해한다.③ BCD 가산기의 가산원리를 이해하고 논리게이트를 써서 설계한다.4. 설계순서① 74H87과 74LS83을 써서 진, 보, 영, 일기의 논리회로 설계 ... ② 4자리 가감산기 설계③ BCD 가산기 설계5. 관련이론5-1. 진-보-0-1 기하나의 논리회로가 가산과 감산의 기능을 모두 갖게 하기 위하여 제어신호에 따라 가수이또는의 1의 보수 ... 제 안 서 < 4자리 가감산기 / 8421가산기 설계 > 2 조1. 실험명4자리 가감산기 / 8421가산기 설계2. 명제74H87과 74LS83을 써서 4자리 2진수를 가산

리포트 | 14페이지 | 2,000원 | 등록일 2010.05.29 | 수정일 2020.12.14

다운로드 장바구니
전류계와 전류측정

1. 실험 목적- 전류계의 원리에 대한 실습과 함께 전류계의 설계 및 측정 오차의 발생에 대하여 알고자 한다.2. 실험 관련 지식■ 전 류 계- 일반적으로 전류계는 Meter ... 기 때문이다.3. 실험계기 및 부품▶ 보드 장치대 BR-3▶ 실습 보드 NO-03(AMPEREMETER)▶ 디지털 멀티테스터▶ 회로 연결 Cord4. 실험 방법 및 결과 분석# 풀업 ... 이다. 그리고 회로의 R1 및 R2의 전압은 Vab로 같으므로 R1 * I1 = R2 * I2가 성립한다. 이 식을 정리 하면R2 = R1 * I1 / I2 = R1 * I1

리포트 | 3페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
부산대학교 기계공학부 기계공학응용실험 레포트 ( PLC의 활용)

하여 프로그램제어가 가능하도록 한 자율성이 높은 제어장치10.1 실험결과 및 과제1. 기본 시퀀스 명령에 대해 조사하여라.기본 명령어는 릴레이회로의 시퀀스 전개도와 같이 시퀀스를 PLC내 ... 된다. 컨베이어벨트는 전원이 꺼질 때까지 계속 동작하고, 그러면 계속하여 센서에 감지되는 상자를 카운팅하는 상황을 반복한다.결과 및 고찰실험시간에 직접 프로그램을 돌려서 래더 ... REPORT제목 : 10. PLC의 활용수강과목 : 기계공학응용실험학 과 : 기계공학부학 번 :이 름 :제출일자 : 2011년 9월 30일PLC(Programmable Logic

리포트 | 8페이지 | 2,000원 | 등록일 2013.04.30

다운로드 장바구니
plc제어

어로 바꾸어 프로그래밍 하는 방법이다. 플로 차트와 비슷한 구조의 프로그램 언어이다.종래의 복잡한 시퀀스 회로나 논리회로를 설계하지 않더라도 PLC 프로그래밍이 용이해진다. 이 ... (Programmable Controller)이나 PC가 개인용 컴퓨터와 혼돈되어 우리나라에서는 일반적으로 PLC라 부른다.PLC는"논리연산, 순서조작, 시한, 계수 및 산술연산 등의 제어동작 ... PLC제어1. 실험 목적- CNC(Computer Numerical Control)와 PLC(Programmable Logic Controller)의 구조를 이해하고 CNC

리포트 | 7페이지 | 1,500원 | 등록일 2012.04.07

다운로드 장바구니
디지털공학실험 2장 논리프로브구성(예비)

2논리 프로브 구성실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 7404 인버터를 사용한 간단한 논리 프로브 구성● 제작된 논리 프로브를 이용한 회로 테스트 ... ● 시험회로에서의 가상적 결함에 대한 고장진단● 디지털 멀티미터와 오실로스코프를 사용한 논리레벨 측정 및 유효한 입력 논리레벨 과의 비교사용 부품7404 hex 인버터LED 2개신호 ... 2개의 구별되는 전압 레벨이 있다. 모든 디지털 회로들은 고속의 트랜지스터를 사용하여 ON이나 OFF상태를 나타내는 스위칭 회로이다. 논리 설계자는 서로 다른 기술을 의미하는 다양

리포트 | 8페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니

이전10개 57 58 59 60 616263 64 65 66 다음10개

파워링크

신청하기