"논리회로설계및실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 성결대 논리회로 실험12 멀티플렉서 4bitfulladder 두더지 잡기 센서입력처리

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계및실험" 검색결과 1,121-1,140 / 1,755건

디지털실험 - Positive edge triggered master-slave D flip flop 설계 결과레포트

을 이용한 회로도를 설계한다.4. 구성된 회로도가 진리표 대로 작동이 되는지 입력에 따른 결과값을 예상하여 본다.5. 실험을 통해 동작 결과를 검증해 본다.6. 실험 결과를 바탕 ... flip을 설계하여 이것의 동작 특성과 reset, clear의 기능을 이해하는 데 주목적이 있었다.매번 설계실험을 하면서 느끼는 것이 회로를 구성하는데 있어 주의할 점은 생각 ... D flip flop의 진리표를 작성하고 회로도를 설계 하고, 구성된 회로도가 진리표와 같이 작동이 되었는지 입력에 따른 결과 값을 실험을 통해 비교 분석 해 보았다.

리포트 | 5페이지 | 1,000원 | 등록일 2012.03.09

다운로드 장바구니
비동기카운터

디지털공학 및 실습평가비동기 카운터 회로 실험2012 . 11 . 16일1. 실험제목 : 비동기 카운터 회로 실험2. 실험목적 :-비동기 카운터 구성방법과 동작원리를 이해 ... '기능을 설계 할 필요를 제거 것이며, 또한 비동기 상응하는 것보다 훨씬 더 동작 속도를 즐길 것입니다.실험2) 위회로와 시뮬레이션 한 결과로 미루어 보아 이번에 실험할 회로 ... 장비 :4. 이론 :-카운터는 플리플롭을 이용하여 구성한 순서논리회로로써 플리플롭들이 출력하는 상태의 수가 최대가 되도록 구성되어 있다. 카운터는 플리플롭들이 트리거 되는 방식

리포트 | 10페이지 | 1,000원 | 등록일 2012.12.04

다운로드 장바구니
[디지털시스템실험(Verilog)] TTL 기본 실습 결과보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 결과 보고서학부 : 학번/이름 :실험조 : 실험일 :실험제목TTL 기본 실습실험목표 ... 개, 7432 칩 1개, 7486 칩 1개로아래의 논리회로도와 같은 1-bit full adder를 구현하였다.그러나 실제 실험 결과를 측정하는 과정에서 회로는 Input A(아래 ... 및 결과값을 통해 검증할 수 있었다.실험 ②1-bit full adder 설계5V의 전압 인가이 실험은, 7408 칩의 AND게이트 2개, 7432 칩의 OR게이트 1개, 7486

리포트 | 3페이지 | 1,500원 | 등록일 2011.10.05

다운로드 장바구니
실험4 예비보고서

측에 어떤 신호가 있는가를 탐지해서 표시해 주는 집적 회로 또는 논리소자로 구성된 회로를 통틀어 복호기라고 할 수 있다. N개의 입력에 대하여 출력은 2N개까지 있을 수 있 ... 다.② 회로구성 및 시뮬레이션 - 가장 간단한 2-to-4 Line만 해봄AB출 력00OUT101OUT210OUT311OUT4《Truth Table》★ 이 회로의 시뮬레이션 결과를 통해 ... 회로도의 Tri-state buffer와 inverter를 결선하여 2x1 Mux를 설계해 보시오.입 력출 력SD0D1OUT

리포트 | 10페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
가산기, 감산기

화 수의 가산기 설계를 완성한다.2. 실험부품 및 사용기기17404 인버터17410 3입력 NAND 게이트17485 4비트 크기 비교기174238 4비트 2진 가산기5LED1DIP ... input > 1001, then add 10012) 설계로부터 회로를 구성한다. 진리표 7-3에 나열된 대로 모든 가능한 입력을 시험한다. 출력은 LED로부터 바로 읽어진다. 논리 ... 가산기, 감산기1. 실험목적가산․감산 연산을 구현해 본다.4비트 2진수를 Excess-3 코드로 변환하는 변환기를 설계, 구현, 실험한다.오버플로우(overflow) 검출로 부호

리포트 | 5페이지 | 1,000원 | 등록일 2012.11.20

다운로드 장바구니
[한남대]컴퓨터구조 실험과제

1(AND)LED8(OR)000*************010111111실험과제 2.2조건 1. NOT gate와 AND gete 및 OR gate를 사용하여 디지털 논리 회로 ... 실험과제 2.13개의 입력을 받아 AND 와 OR 동작을 하는 디지털 논리회로를 만들고, 이를 하드웨어적으로 구현하시오.조건1. 3개의 KEY 값을 입력받아 제시된 KEY 값 ... ", C="1"II. B="1", C="0"III. A="0"실험과제 2.3함수 F(a,b,c,d)=→m(1,5,6,10,13,14)로 주어질 때 이에 대한 디지털 논리회로를 만들

리포트 | 5페이지 | 1,000원 | 등록일 2011.11.20

다운로드 장바구니
디지털공학 카운터설계

◎ 실험의 목표0. 카운터를 설계하고 동작 원리를 익힌다.1. 설계한 카운터의 동작 특성을 익힌다.◎ 사용기기1. IC ( 7476 2개 , 7408 1개 )◎ 관련 이론순차회로 ... 는 클럭 순차회로의 특별한 경우이다.◎ 실험 순서1) 6진 카운터 < 0 - 2 - 3 - 5 - 6 - 7 > 카운터 설계1. 다음상태 / JK 여기표0 0 00 1 00 x1 x0 ... . 카르노 맵0x10xxxxxxxx0010==xxxx010xxx10xx00==xxx1xxx1xx1xx11x=1=13. 회로설계◎ 실험 결과1) 6진 카운터 < 0 - 2 - 3 - 5

리포트 | 7페이지 | 1,000원 | 등록일 2012.04.07

다운로드 장바구니
디지털 시스템 실험

과목명디지털 시스템 실험제출일시2011.09.14분 반1담당교수전 공전자정보공학이 름제 목기본 논리 게이트학습목표·기본 논리 게이트인 AND, OR, NOT, BUFFER 게이트 ... 며 논리식은이다.입력출력ABC0010101001106. XOR게이트XOR게이트는 논리 회로의 조합으로 만들 수 있지만, 많은 응용회로에서 중요하게 사용되므로 이들 게이트는 자신의 유일 ... 공부를 해봐야겠다.참고문헌디지털 시스템 실험 : 원리 응용 설계 (한빛미디어)http://www.beruberu.net/46

리포트 | 5페이지 | 1,000원 | 등록일 2012.07.18

다운로드 장바구니
전전컴실험Ⅱ 06반 제02주 Lab#01 TTL gates Lab on Breadboard-Pre

Project Navigator program과 HBE-COMBO II –SE 장비를 이용해 XOR 게이트 논리 회로와 반가산기 회로를 동작시켜보기 위한 실험이다. VerilogHDL ... 한 저항을 사용해서 소자에 부담이 안 가도록 해야 한다.3. LED를 통해 소자의 출력 값을 판별 할 수 있어야 한다.-구현하고자 하는 회로(나) “Lab 1”을 위한 실험 순서 및 ... ”을 위한 실험 순서 및 구현 방법1. 전원을 끈 상태에서 회로를 완성한다.2. 다시 한번 회로를 확인한 후 전원을 연결해 동작시킨다.3. 결과값이 다음과 같이 나오면 정상적으로 동작

리포트 | 9페이지 | 1,000원 | 등록일 2013.09.09 | 수정일 2014.03.17

다운로드 장바구니
[디지털시스템실험(Verilog)] Multiplexer 예비보고서

디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 예비 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목Multiplexer실험목표 ... ① 128-to-4 Multiplexer를 hierarchy하게 설계한다.② Processor의 Logical Unit들을 설계한다.실험준비물ModelSim(HDL Simulator)기본 ... elector)라고도 한다.② Multiplexer의 작동 방식과 구조가장 기본적인 2 to 1 MUX의 논리회로도는 다음과 같다.input은 I0와 I1 2가지이며, output

리포트 | 2페이지 | 1,000원 | 등록일 2011.10.05

다운로드 장바구니
디지털실험 - 동기 및 비동기 카운터 회로 설계 결과레포트

설계 실험은 비동기 및 동기식 계수기의 구조와 동작원리를 이해하여 16진 동기 계수기, 비동기 계수기를 설계하는 것이었다.회로도 비교적 간단하고, 실험도 어렵지는 않았는데, 이상 ... ◈설계 5차-설계결과-2조 2008065321권태영1. 설계 과정◈ 논리 회로도① 비동기 계수기 회로도② 동기 계수기 회로도2. 시뮬레이션 결과① 비동기 계수기② 동기 계수기3 ... 하지 만큼 실험이 제대로 되지 않았다. 그리하여 비동기 계수기부터 설계하였는데우선 그에 대한 이론을 살펴보았으므로 원리 자체를 이해 하는데는 무리가 없었다.이를 이해하려면 우선

리포트 | 6페이지 | 1,000원 | 등록일 2012.03.09

다운로드 장바구니
레지스터 실험(결과)

를 이용한 카운터 회로를 구성하고 이론적으로 계산한 다음 실험한 결과와 일치하는지 확인하고, 타이밍도와 비교하여라.(2) 실험에서 JK-FF 7476을 이용한 카운터 회로를 구성하고 이론 ... 적으로 계산한 다음 실험한 결과와 일치하는지 확인하고, 타이밍도와 비교하여라.- (1), (2) 위의 결과값과 확인(3) 10진 카운터를 링 카운터로 설계할 경우 D-FF가 몇 개 ... 한다. 이번실험에서는 LED를 사용하여 빛이 들어오고 나감에 따라서 출력이 나오는지를 확인할 수 있도록 회로를 구성하였다. 실험장비에는 저항이 150Ω(갈녹갈)으로 나와있지만 이와 같

리포트 | 5페이지 | 2,000원 | 등록일 2012.10.11

다운로드 장바구니
NAND 게이트 실험 보고서

테스터기저항브래드 보드스위치74LS004. 이론- NAND 게이트: NAND 게이트란 NOT-AND게이트의 준말로 AND게이트와 반대되는 동작을 한다.실제 디지털 논리회로를 설계 ... )·논리합(OR)·역논리곱(NAND)·역논리합(NOR) 등의 게이트 회로가 있다.※74LS00 데이터 시트5. 실험 회로도6. 실험 내용A 와 B 둘다 0일 경우A만 0일 경우B ... 다. 따라서 AND나 OR 게이트로 설계된 회로를 NAND나 NOR 게이트로 구성된 회로로변환할 필요가 있다.변환방법을 알기 위해서는 소위 드모르강(De Morgan)의 법칙이

리포트 | 5페이지 | 1,000원 | 등록일 2011.10.22

다운로드 장바구니
PLC MPS 실습보고서

1. 실습목적PLC TRAINR 및 MPS 실습장비를 동작시킬 수 있다.S/W RSLogix 5000을 이용하여 원하는 공정을 설계할 수 있다.RSLogix 5000 사용 ... 과 Fine 볼륨에 의한 미세한 감도조정이 가능콘트롤선에 의한 Light ON / Dark ON 모드 선택출력단락 과전류 보호회로 및 전원 역접속 보호 회로 내장으로 고 신뢰성 추구소형 ... 자 매뉴얼을 보고 명령어를 자유롭게 사용할 수 있다.MPS실습장비의 센서와 솔레노이드, 모터의 동작조건 및 방법을 이해할 수 있다.2. 동작 설명공급하고자 하는 개수를 설정한다.설정

리포트 | 14페이지 | 2,000원 | 등록일 2014.11.11

다운로드 장바구니
디지털시스템 verilog 실험 결과보고서의 모든 것,BCDto7Segment, FlipFlop, Counter, RAM, 유한상태머신회로, Dotmatrix, Stopwatch etc

시뮬레이션 모두 성공적이었다.디지털 시스템 설계 및 실험 결과보고서실험제목Decoder, Encoder 및 Multiplexer실험목표Decoder, Encoder 및 ... 는 항상 Output부터 적어야 하는 습관을 들여야하며, 곧바로 not을 취할 경우 물결(~)표시를 변수 앞에 붙여주면 되었다.디지털 시스템 설계 및 실험 결과보고서실험제목BCD to ... egment로 출력하는 디지털 회로를 설계한다.실험결과[작성코드 & 코드설명]1. BinaryToBCD 1의자리module binarytoBCDof1(O,A,B,C,D);output

리포트 | 32페이지 | 3,000원 | 등록일 2012.11.27

다운로드 장바구니
신의손) GS건설 합격 자기소개서

었습니다. 그래서 회로, 신호 및 시스템 등의 시스템 제어 관련 과목을 수강하면서 전기와 계장 설계의 기반 지식들을 쌓았습니다.그러면서 졸업 후에 바로 취업을 하지 못했지만, 공부방을 운영 ... 실험을 통해 회로에 대한 지식과 설계 능력을 체득시킬 수 있었습니다.둘 째, 통신공학개론에서 A+을 받았습니다. 이 과목에서 최고 평점을 받을 수 있었던 이유는 평소 공학 수학 ... 하고, 전공에서 저의 관심 과목인 회로와 제어는 계장설계 업무에 부합되는 것입니다.현재는 KOPIA에서 플랜트 전기, 계장 설계 교육을 받으면서, 실무에 가까운 지식을 쌓고자 노력하고 있

자기소개서 | 10페이지 | 3,000원 | 등록일 2014.07.15 | 수정일 2014.08.18

다운로드 장바구니
가산기 회로 실험 보고서

+501070+5+5108+5+5+5117. 결과 및 고찰이번 실험에서는 가산기와 감산기의 원리를 이용한 회로를 사용하여 결과를 도출하는 방식의 실험을 해보았다. 기존에 있던 회로도 ... 1. 실험제목- 가산기회로2. 실험목적- 가산기와 감산기의 원리를 이해한다.- 반가산기와 전가산기의 구성 및 동작원리를 이해한다.3. 실험장비 및 부품- 100Ω 저항 2개 ... 0874LS324. 이론- 가산기가산기란 이진수의 덧셈을 하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 전자계산기가 발명된 당시에는 진공관에 의해서 구성되었고 현재는 집

리포트 | 7페이지 | 1,000원 | 등록일 2011.10.22

다운로드 장바구니
디지털 실험 - 555 time IC를 이용한 멀티바이브레이터 설계 결과레포트

- Duty cycle은 주기와 높은 레벨이 유지되는의 비로 정의할 수 있다.Duty cycle ==2. 시뮬레이션 결과3. 실험 결과 사진 회로도☞ 비고 및 고찰이번 설계는 비안정 ... 실험중에 가장 오차값이 많이 났던 것 같다.우선 회로설계를 하기 앞서 기본 타이밍 개념, 비안정 멀티 바이브레이터, 555타이머, Duty cycle 등등의 기본적인 원리를 숙 ... ◈ 555 time IC를 이용한멀티 바이브레이터 설계-설계결과-2조 2008065321권태영1. 설계 조건 및 이론- 비안정 멀티바이브레이터의 설계- 555 timer IC

리포트 | 5페이지 | 1,000원 | 등록일 2012.03.09

다운로드 장바구니
논리회로(7-Segment) Term

7-Segment 설계1. 서론 ( 설계 개요 )이 설계의 목적은 7-segment의 구조 및 동작 개념을 이해하고 segment의 구동 및 사용법을 확인 후 논리회로에 대한 ... 까지 배워 온 논리회로 지식과 실험 지식을 통해 Term Project를 무사히 마무리 지을 수 있었다. 납땜하는 과정에서 여러 실수가 있었다. 첫 번째로 소켓에 칩을 끼워 놓은 상태 ... 화 시킬 방법이 없었다.(3) 7-Segment block diagram< 게이트 회로도 >- 회로 결선 및 납땜의 혼돈을 줄이기 위해 각각 번호를 매겨두었다.- 하지만 이렇게 볼

리포트 | 6페이지 | 1,500원 | 등록일 2012.02.09

다운로드 장바구니
판매자 표지

D Flip-Flop을 이용한 2진 계수 설계

2진 계수를 하고, 입력이 1인 경우 2-비트 그레이 코드 계수를 하는 동기식 순차 논리회로를 D 플립-플롭과 NAND_게이트를 사용하여 경제적으로 설계/구현하고, 그 동작 ... 화==x000111100010110110==x0001111001001111004. 논리 회로도 도시5. IC 배치도 및 배선도 도시: 사용 IC 데이터 시트 첨부6. 입력에 따른 회로 ... 을 실험을 통해 검증하시오. 단, 입력이 변경되는 경우 계수는 현재의 계수로부터 시작한다.3. 설계과정(상태도 도시, 여기표 작성 등) 기술- 상태도입력 : 0일때입력 : 1일때

리포트 | 8페이지 | 3,500원 | 등록일 2011.12.01

다운로드 장바구니

이전10개 52 53 54 55 565758 59 60 61 다음10개

파워링크

신청하기