"논리회로설계및실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전전설2 성결대 논리회로 실험12 멀티플렉서 4bitfulladder 두더지 잡기 plc제어

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계및실험" 검색결과 1,041-1,060 / 1,755건

2013년 1학기 컴퓨터의 이해 - 마이크로프로세서 발전과정, 산업에 기여한점, 최신동향, QR코드 조사 - 만점

논리기술을 사용한 회로는 컴퓨터의 내부처리를 상당히 가속시켰을 뿐만 아니라 부품들을 싼 값에 대량생산하도록 하였다.IBM은 1970년대 초에 들어와 메모리에 집적회로 기술을 전면 ... 적으로 도입하여 컴퓨터의 성능을 더욱 향상시켰다.4) 컴퓨터산업의 4세대(1972~현재) : 고밀도 및 초고밀도 집적해로 시대초고밀도 집적회로 (Very-large-sc ... 등이 맡고 있으며 컴퓨터 제품 설계 및 조립은 IBM, HP, Dell 등의 기업들이 각 영역을 장악하였다.3. 최신 동향Intel은, 현행의 PC 프로세서 제 3세대 Core

리포트 | 8페이지 | 3,000원 | 등록일 2015.02.19

다운로드 장바구니
디지털실험 12예비 쉬프트 레지스터

.예비보고서 문제1. Latch, Flip flop 및 Register을 비교, 설명하라.Latch: Flip flop과 같이 원하는 기능에 따라 저장기능을 하는 회로이지만 클락 ... 입력을 받지 않고 그냥 입력이 들어오는대로 출력이 변한다.Flip flop: Latch에서 클락 입력을 추가해준 회로이다. 특정 레벨의 전압이나 엣지에서만 동작하도록 설계할 수 있 ... 하면 어차피 한쪽 and가 작동할 때 다른 쉬프트일 때 장동하는 and의 출력은 0이므로 각각 쉬프트 논리에 영향을 줄 것 같지는 않으므로 동작할 것 같기도 하다.실험 준비물SN

리포트 | 9페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
우리가 사는 세계 3주차 수업 정리 과제

다. 한편, 칸트의 주체적 사고를 강조한 것은 동의한다. 무엇보다 오늘날 주체적 사고 없이는 타인이 짜놓은 논리회로에 따라가기 쉽기 때문이다. 세 번째로 관용에 대해 이야기 해 보 ... 우주관 등을 모두 흔들어 버렸기 때문이다. 관찰 실험 검증은 근대과학이 세운 탐구방법이다. 즉, 귀납적 방법으로 접근해서 객관적 보편적 지식을 얻어야 한다. 이를 계승한 자연과학자 ... 다. 과학과 과학 아닌 것의 기준은 반증사례의 환영여부이다. 과학은 “거듭되는 장례식”과 같이 반증사례를 직면하면 폐기하도록 설계되어 있다. 이렇듯 과학혁명은 새로운 문명과 인식체계

리포트 | 2페이지 | 8,600원 | 등록일 2018.04.23

다운로드 장바구니
논리회로실험 - 제 5장 ALU 코드를 KIT에 올리는 실험 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 5담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 81 ... 이론으로가 아니라 실제로 이 회로가 돌아가는지를 확인해보는 실험이다.2. Design(1)어떠한 회로를 설계할 것인가 1)1)ALU-4bit State(상태) 별 동작-ALU ... 다.값을 출력하는 방법 중 하나인 7 segment가 나타나는 부분이다.(2)어떻게 이 회로를 구성할 것인가1) VHDL 코드를 구성하는 기본 설정(1)설계 사항2)-실습시간

리포트 | 17페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
디지털시계 Term Project

디지털논리회로실험 Term Project디지털 시계전자공학과금요일 5조- 목 차-1.개 요2.Block diagram3.회로 및 Simulation 결과4.제작 결과 및 검토사항 ... 5.후 기6.참고문헌(1) 개요2005년 디지털 논리회로실험 Term Project의 주제를 디지털 시계로 정했다. 이 디지털 시계를 구현하기 위해 이번학기 실험에 사용한 한백전자 ... , 오른쪽부터면 오후) 시간조절부분은 부가적인 부차적 부분이라 생각되어 Block Diagram에는 넣지 않았다.(3) 회로 및 Simulation 결과(4)제작 결과 및 검토사항

리포트 | 4페이지 | 1,000원 | 등록일 2013.01.02 | 수정일 2019.05.01

다운로드 장바구니
논리회로실험17 동기식 카운터의 설계

논리회로실험 결과 보고서실험. 동기식 카운터 설계▶ 실험 데이터 및 관찰표17-2 J-K플립 플롭의 천이표현재상태다음상태QcQbQaQcQbQa00 ... xQaQcQb0100x001x111xx10xxKb = Qc Ja = Qc’Qb’ Ka = Qb회로 설계▶ 실험결과 정리.- 이 실험을 통해 동기식 카운터의 설계 방법을 배웠다. 현재상태 ... 를 설계 할 수 있었다.이 번 실험에서는 2진 0-8까지의 순차 회로를 구성하였는데 5와 7은 미사용 상태로 돈캐어 처리를 하였다. 돈캐어 처리를 카르노맵에서 적절하게 이용

리포트 | 3페이지 | 1,000원 | 등록일 2012.09.08

다운로드 장바구니
디지털로직실험 11장 가산기와 크기 비교기

실험11가산기와 크기비교기● 실험 목표□ 4비트 2진/Excess-3 코드 변환기의 설계, 구현 및 테스트.□ 오버플로우(overflow) 검출이 가능한 부호 있는 가산기의 설계 ... . 실험 보고서에 있는 그림 11-2는 2진/Excess-3 코드 변환 회로의 일부분만 완성한 회로도이다. 이 회로는 2진 입력 수에 0011이나 1001을 더하는 것을 제외 ... 는 입력을 어떻게 연결할지를 결정하고, 회로도를 완성하여라.2. 회로도로부터 회로를 구성하여라. 실험 보고서의 표 11-5 진리표에 있는 모든 가능한 입력을 테스트하여라. 출력은 LED

리포트 | 8페이지 | 4,500원 | 등록일 2013.06.22 | 수정일 2021.02.02

다운로드 장바구니
아주대학교 논리회로실험 실험2 예비보고서

1) 실험목적cmos 회로의 전기적 특성 이해2) 실험이론1. Logic levels & DC noise margins (논리 소자의 logic level 판정 방식V ... 결정된다. 큰 커패시턴스는 천이 시간을 증가시킨다. 이것은 원하는 바가 아니기 때문에 논리 설계자가 커패시터를 논리 회로의 출력에 의도적으로 연결하는 일은 드물다. 그러나 부유 ... 하는 시간:VCC의 10%, 90% 값을 기준등가회로논리 회로의 출력이 한 상태에서 다른 상태로 변활 때 걸리는 시간을 천이시간(transition time)이라 ;부른다. 그림(a

리포트 | 7페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
VHDL을 이용한 산술연산회로설계

VHDL을 이용한 산술연산회로설계 B반 5조 2009312075 차승현 2013. 04. 16 Introduction 6주차 실습이었던 산술연산회로설계는 Booth곱셈기와 Alu ... 으로 돌아간다. 2) Describe how you solved 이번 실험 과제는 다음과 같았다. ? ALU ■ 명령어 테이블을 기반으로 설계한다. ■ 연산의 캐리아웃은 무시하고 8 ... 을 경우 각 스테이트 계산을 진행하게된다. ? Booth ■ 주어진 entity 및 코드를 사용하여 booth multiplier를 설계한다. ■ Reset(rst) 신호를 통해 각

리포트 | 25페이지 | 2,000원 | 등록일 2014.06.10 | 수정일 2022.11.07

다운로드 장바구니
동기식 카운터(예비)

://www.alldatasheet.co.kr/datasheet-pdf/pdf_kor/27442/TI/74161.html? 실험 설계 및 방법(1) 실험 1 : 4비트 2진 카운터 ... 은 그림 8-5의 타이밍도에 나타내어라.① 논리회로 실험장치 또는 전원공급기의 공급전압을 DC +5[V]로 설정하고, 오실로스코프 또는 멀티미터(검은색선은 접지에 접속, 붉은색선 ... 은전원 또는 신호출력단에 접속)를 사용하여 전압을 확인한다. 전원을 OFF하고 다음 순서대로 진행한다.② 논리회로 실험장치 또는 브레드보드에 IC를 부착하고, 단선을 사용하여 5번 핀

리포트 | 7페이지 | 2,000원 | 등록일 2012.10.11

다운로드 장바구니
기본논리게이트 예비보고서

기본논리게이트1. 목적기본논리게이트인 NOT, AND, OR, NAND, NOR, XOR 게이트의 동작 특성 및 응용에 대하여 살펴본다.2. 이론 (디지털 공학 실험;강의 실험 ... 된다.5. 실험절차(1) 디지털 실험기판 위에 7408 AND 게이트를 이용하여 논리게이트 실험회로 (A)를 구성하고 데이터 스위치(data switch) SW1과 SW2를 각각 ... 인지 판독한다.(2) 7432 OR 게이트, 7400 NAND 게이트, 7402 NOR 게이트, 7468 XOR 게이트를 이용하여 논리게이트 실험회로 (b),(c),(d),(e)를 구성하고 절차 (1)을 반복하여 표1을 완성한다.

리포트 | 3페이지 | 1,000원 | 등록일 2013.03.29

다운로드 장바구니
7-segment 제어

+B'C'gAB' + A'B + BC'4) 논리 회로 설계2.고찰 및 느낀점스위치 A OFF스위치 B OFF스위치 C OFF출력숫자 0스위치 A OFF스위치 B OFF스위치 C ... 못해서 회로를 3번이나 새로 다시 구성하는 수고를 해야만 했다.이번 논리회로설계는 아무것도 없는 지식에서 시작하다보니 그동안 해왔던 실험 중에 가장 어려웠다. 실험할 때 ... 출력을 살펴보기6일 때 SWITCH A ON / SWITCH B ON / SWITCH C OFF4)논리회로설계를 참고해보면a에서 B가 ON이기 때문에 게이트를 통과할 수 있

리포트 | 6페이지 | 1,000원 | 등록일 2013.04.21

다운로드 장바구니
논리대수와 드모르간 정리

논리대수와 드모르간 정리, 간소화1. 실험목적실험적으로 Boolean 대수의 여러 법칙을 증명한다.규칙 10과 11을 증명할 회로를 구성한다실험적으로 4입력 변수를 갖는 회로 ... 입력(0과 A)의 OR동작을 나타낸다. 그림 4-1은 이 규칙을 설명하고 있다.이 실험에서 구성하는 회로는 CMOS논리를 사용한다. IC의 파손을 피하기 위해 실험 6에 설명 ... 의 진리표를 결정하고, 수학적으로 등가인지를 증명하기 위해 드모르간 정리를 이용한다.2. 실험부품 및 사용기기14071 2입력 OR 게이트14069 인버터14081 2입력 AND

리포트 | 4페이지 | 1,000원 | 등록일 2012.11.20

다운로드 장바구니
전전컴실험Ⅱ 06반 제04주 Lab#03 [Verilog HDL] 결과보고서

Labmitive modeling(가) 하드웨어의 설계기법 중에 하위 수준의 모델링이다. 논리 게이트 들의 조합으로 모델링 한다. 기본적이고, 회로의 기본 지식이 있는 사람들은 직관 ... 적으로 설계 할 수 있다.(나)게이트지연실제 회로에서 논리 게이트는 각각의 게이트 마다 지연을 갖고 있다. 일반적으로 프리미티브 게이트의 입력에서 출력으로 가는 지연은 3가지 형태 ... 다. Hypothesis(Expected results) of this Lab & Basis of the assumption ‥‥ 22. Materials & Methods (실험 장비 및

리포트 | 15페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
디지털실험 3결과 2비트 전가산기

결과는 A1A0+B1B0=CS1S0로 나타내었다. 실험 결과, 2자리 2진수의 덧셈이 회로로 구현되었음을 볼 수 있다. 이번 실험의 회로는 게이트 개수를 줄이기 위해 설계된 것 ... 아서 다음에는 AND-OR의 2단만 NAND-NAND로 바꿔 보았다.두 회로 모두 결과는 전가산기 결과와 같다.이번 실험은 가산기와 감산기의 원리를 이해하고 그것을 이용한 논리회로 구성능력을 키우는 실험이었다. ... 디지털실험 결과보고서실험 3. 2비트 전가산기실험 결과1.다음 회로를 구성하고 진리표를 작성하라실험 1의 반가산기를 구성한 회로이다. 입력 A, B를 XOR한 것이 출력 S

리포트 | 8페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
전전컴설계실험2-2주차결과

2013.9.9-2주차 실험--목차-서론(Introduction)-실험목적-실험을 위해 필수 배경이론, 개념-실험의 가설 및 근거방법(Materials and Methods)-실험 ... 도구 및 재료-실험 절차와 방법실험결과(Result)-측정 결과의 도식적 표현-측정 결과의 설명4.토론(Discussion)-실험의 가설과 일치 여부-실험 측정 결과의 해석 및5 ... 적 논리합 회로로서 입력이 일치하고 있지 않을 때 출력 “1”이 되고, 같은 경우에 출력이 “0”이 되는 회로이다.입력출력PQX000011101110(3)반가산기2진 신호(0,1

리포트 | 16페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
가산기,감산기 회로 실험(예비)

= (AB)bin + A'B? 실험 설계 및 방법- 실험 방법A. 논리회로 실험장치 또는 전원공급기의 공급전압을 DC +5[V]로 설정하고, 오실로스코프 또는 멀티미터(검은색 선 ... ? 실험 제목 : 가산기?감산기 회로 실험? 실험 일자 : 2011년 9월 20일 화요일? 실험 목적- 반가산기와 전가산기의 논리와 회로를 이해한다.- 가산기와 감산기의 통합 ... 은 접지에 접속, 붉은색선은 전원 또는 신호출력단에 접속)를 사용하여 전압을 확인한다. 전원을 OFF하고 다음 순서대로 실험을 진행한다.B. 논리회로 실험장치 또는 브레드보드에 IC

리포트 | 6페이지 | 2,000원 | 등록일 2012.10.11

다운로드 장바구니
실험1 예비보고서 실험 1. Basic Gates

하게 표현할 수 있으며, 이와 같이 간략화한 식을 이용하면 같은 기능을 가진 더 간단한 논리회로를 설계할 수 있다.3. 예비보고서(1) 실험방법 (1)에서처럼 2-input gate ... 회로에서의 Boolean equation과 De Morgan의 이론에 대하여 알아본다.2. 이론논리회로 설계시 Boolean equation를 사용하는데 이는 2진 변수에 관한 ... 진리표를 이용하여 논리회로의 입출력 관계를 Boolean equation 형태로 표현할 수 있고, 이 truth table를 부울 대수의 정리와 법칙 및 연산식을 이용하여 간략

리포트 | 4페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
RS와D플립플롭실험(예비)

: 논리회로의 간략화[3주] 실험5: 가산기, 감산기 회로 실험[4주] 실험6: RS와 D플립플록 실험[5주] 실험7: JK와 T플립플록 실험[6주] 실험8: 동기식 카운터[7주 ... 와 동작원리를 이해한다.? 실험관련 이론디지털 논리회로는 조합논리회로와 순서논리회로로 크게 나눌 수 있다. 조합논리회로는 출력이 현재 입력등의 조합에 의해서만 결정되는 논리회로이고 ... 하다.- 참고문헌 : VHDL을 이용한 디지털 논리회로 설계(William Kleitz)오실로스코프로는 관측하는 신호가 시간에 대하여 어떻게 변화하는가를 조사하는 것이 주목적인데

리포트 | 11페이지 | 2,000원 | 등록일 2012.10.11 | 수정일 2013.11.18

다운로드 장바구니
서강대학교 디지털논리회로실험 4주차결과

디지털논리회로실험실험4. Mux, Demux, Comparator담당교수 : 김 영 록제 출 일 : 2013. 10. 08.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... 원리를 이해한다.● Exclusive-OR gate의 동작 원리와 비교기 구조를 이해한다.3. 실험 내용 및 결과분석① Tri-state buffer● Tri-state ... 1=B1, A0>B0 이면 되므로 세 개의 경우를 고려해줘야 한다. 이에 따라 설계한 회로는 다음과 같다.▲ 그림11. AgtB Circuit using XNOR, AND, OR

리포트 | 9페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니

이전10개 48 49 50 51 525354 55 56 57 다음10개

파워링크

신청하기