"입력단자"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로 OP AMP 전기회로설계실습 atmega128 전자회로실험 DMM 오실로스코프 문운당 적분기 및 미분기 영교차검출기

판매자 표지는 다운로드시 포함되지 않습니다.

"입력단자" 검색결과 101-120 / 9,764건

전자회로실험 과탑 A+ 결과 보고서 (실험 24 연산 증폭기 응용 회로 2)

한 구성.- 입력 신호는 R을 통해 연산 증폭기의 반전 입력(-) 단자로 들어가고, 출력은 C를 통해 피드백된다.2. 동작 원리1. 입력 신호에 의해 전류가 흐르고, 이 전류 ... - 입력 단자에 커패시터 C와 피드백 경로에 저항 R을 사용하는 구조.- 입력 신호는 커패시터를 통해 연산 증폭기의 반전 입력(-) 단자로 들어가며, 출력은 저항을 통해 피드백된다.2 ... 결과 보고서실험 24_연산 증폭기 응용 회로 2과목학과학번이름1 회로의 이론적 해석적분기 회로(실험회로 1)1. 기본 구조- 입력 저항 R과 피드백 커패시터 C로 이루어진 간단

리포트 | 6페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

전기회로설계실습 6장 결과보고서

와 입력저항을 유추하는 방붑을 설계하고 이를 이용하여 계측장비의 정확한 사용법을 익힌다.4.1) 두 접지 단자 사이의 전압은 0.542mV, 각 단자 사이의 전압은 205.94V ... 모드에서는 sin(2×1000t)를 측정한다.4.4) Invert off를 했을 때 파형은 입력된 신호에 (-1)을 곱한 파형을 화면에 나타낸다. (x축에 대칭)4.5) 접지선을 두 ... ) power outlet(소켓) 두개의 접지단자 사이의 전압을 측정하여 기록하라. ACV모드의 DMM은 Vpp가 아니라 실효값(rms)를 표시한다는 것을 명심하라. 이 전압 값은 무엇

리포트 | 8페이지 | 1,000원 | 등록일 2024.08.16

다운로드 장바구니
판매자 표지

[A+결과보고서] 설계실습 2. 전원의 출력저항, DMM의 입력저항

전기회로설계실습 결과보고서설계실습 2. 전원의 출력저항, DMM의 입력저항측정회로 설계이름(학번):조 번호:실험 조원:실험날짜:제출날짜:요약. 건전지의 출력저항과 DMM의 입력 ... Ω 저항의 전압을 각각 측정해보며 부하효과(Loading effect)를 이해하였고 부하효과를 고려하였을 때 측정 값과 이론 값의 오차율이 1%임을 확인하였다. DMM의 입력저항 ... )): 1대Digital Multimeter(이하 DMM, 220V 교류전원 사용): 1대1. 서론DMM을 이용하여 건전지의 출력저항과 DMM의 입력저항을 측정하는 회로를 설계

리포트 | 6페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
실험 9. CE 회로의 특성 실험

) 트랜지스터: 2N3904, 2N3906[관련 이론]• 공통 이미터 회로공통 이미터 회로에서는 트랜지스터의 이미터 단자가 입력과 출력에서 공통 단자로 사용된 다. 이런 회로 구조 ... 에서는 베이스가 입력 단자역할을 하고 컬렉터가 출력 단자역할을 수행한다.그림 9-1에는 기본적인 공통 이미터 회로와 입출력 전압과 전류 파형, 특성곡선, 일반적인 특성 표가 표시되어 있 ... 이득 베타(β)라고 부른다. 트랜지스터의 직류 전류 이득 Ba는 공통 이미터 트랜지스터의 직류 전류 이득을 나타내는데 자신의 출력 전류 Ic와 자신의 입력 전류 IB의 비(ratio

리포트 | 11페이지 | 1,000원 | 등록일 2023.07.12

다운로드 장바구니
전자회로실험 과탑 A+ 예비 보고서 (실험 12 소오스 팔로워)

스 팔로워를 실험하였다. 이번에는 나머지 기본 증폭기 구조인 공통 게이트 증폭기에 대한 실험을 진행한다. 공통 게이트 증폭기는 입력 임피던스가 작아 전류를 잘 받아들이는 특성이 있 ... 멀티미터- 오실로스코프- 함수 발생기- M2N7000(NMOSFET) (1개)- 저항- 커패시터3 회로의 이론적 해석소오스 팔로워 회로(실험회로 1)입력에 DC 바이어스 전압V ... _{GG}와 소신호 전압v _{sig}가 인가된 소오스 팔로워 회로이다. 출력인 소오스 단자에는 소오스 저항R _{S}와 부하 저항R _{L}이 연결되어 있다.소스 팔로워 회로

리포트 | 8페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

전력기기실험 실험 5. 단상 변압기 특성 예비보고서

(Tim설정: 단상 회로 또는 3상 회로의 설정에 맞춰 전압 및 전류 입력 단자를 연결한다. 측정 모드 설정:전력 측정 모드: Hoiki-3169-20의 모드 설정을 통해 유효 전력 ... 에 따라 달라질 수 있다.-변압기(220V/110V, 500VA) 전원 연결일차 측(입력) 전원선을 변압기의 220V 입력 단자에 연결한다.연결 전에는 반드시 전원을 차단하고 작업 ... 의 자속을 만들어주기 위해 어느 정도의 기자력이 필요하기 때문에 1차권선에는 전류가 흘러야 한다. 이 전류는 유기기전력에 90deg 뒤지므로 1차권선 입력단에 병렬로 접속된 인덕턴스

리포트 | 14페이지 | 1,000원 | 등록일 2025.08.12

다운로드 장바구니
전원, DMM의 내부저항 측정장치 설계 결과보고서 (보고서 점수 만점/A+)

요약: 이번 실습에서는 DC Power Supply의 사용법을 알아보았고 DC Power Supply 단자간 전압의 측정을 통해 단자 간 전압의 관계와 그 단자의 전위차를 정해줄 ... 연결한 저항 중 한 저항에 병렬 연결하여 전압을 측정하였다. DMM 데이터시트를 통해 DC 전압을 측정할 때 통상 DMM의 입력 임 피던스 값이 10MΩ임을 참고했다. 그 결과 ... DMM의 입력 임피던스 값 10MΩ에 비해 매우 작은 저항값 10kΩ을 가지는 저항을 연결했을 때 DMM에서 대부분의 전압이 걸렸고 입력 임피던스 값 10MΩ의 약 2배에 달하는 22

리포트 | 11페이지 | 2,000원 | 등록일 2023.01.06

다운로드 장바구니
판매자 표지

(예비+결과보고서)설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계

으로부터 전압측정 모드로 설정된 DMM과 테스터의 입력저항을 계산하라. 직렬로 연결된 두 개의 10㏀을 Output2의 (+), (-) 단자 사이에 연결하고 각 저항에 걸리는 전압을 측정 ... 설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계1. 목적건전지의 출력저항과 DMM의 입력저항을 측정하는 회로를 설계, 제작, 측정하고 DC Power Supply ... upply의 output 1을 5 V, output 2를 10 V로 조정하고 DMM으로 두(+) 단자사이의 전압을 측정하면 몇 V로 측정되겠는가? 또 이론적 근거를 제시하라.1번과 2번

리포트 | 11페이지 | 3,000원 | 등록일 2023.09.29

다운로드 장바구니
판매자 표지

A+ 2021 중앙대학교 전기회로설계실습 결과보고서 02 전원의 출력저항, DMM의 입력저항 측정회로 설계

의 입력 저항을 가짐을 알 수 있다.(d) 직렬로 연결된 두 개의 10 kΩ을 output2의 (+) (-) 단자 사이에 연결하고 각 저항에 걸리는 전압을 측정. 기록하라. 이론값 ... 설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계1. 서론건전지의 출력 저항과 DMM의 입력 저항을 측정하는 회로를 설계, 제작, 측정하고, DC Power ... .5 A로 낮아진다. DMM을 전압측정 모드로 설정하고 두 (+)단자사이의 전압을 측정하고 기록하라. 왜 이런 값이 나오는지 설명하라.측정값 [mV]전압11.249두 (+)단자

리포트 | 13페이지 | 1,000원 | 등록일 2022.09.01

다운로드 장바구니
판매자 표지

[알기쉬운 기초 전기 전자 실험 (문운당)] 10. 공통 이미터 증폭기 및 주파수 특성 결과보고서 (A+)

의 수치들이 바뀐다는 것을 확인했고, 이 회로의 단자들의 상호관계에 대해서 알 수 있었습니다.[표 15-2]- 이 실험은 공통 이미터 전압 분배기 바이어스 증폭기 회로에서 입력과 출력 ... 서 는  보다는 의 영향을 더 많이 받았으며, 이 표에 제시된 모든 들의 값은 2N2222의 datasheet의 범위 안에 포함되어 있습니다. 이 실험을 통해 각 단자의 전압에 따라 각각 ... 의 교류전압을 구하여 전압이득을 구하는 실험입니다.- 7.2의 실험은 7.1의 전압 분배 바이어스 회로에서 BJT의 각 단자에 캐패시터를 연결하고 교류신호를 넣음으로서 얼마나 증폭

리포트 | 8페이지 | 2,500원 | 등록일 2023.12.31

다운로드 장바구니
판매자 표지

전기전자공학실험-차동 증폭기 회로

REPORT27장 차동 증폭기 회로예비레포트증폭기의 단일입력-하나의 입력단자에만 입력신호를 인가하고, 다른 입력단자는 접지시키는 것을 말한다.* (+)단자에 교류신호를 인가 ... 하고 (-)단자를 접지시키면 입력신호와 갖은 위상의 출력신호가 나타낸다.* (-)단자에 교류신호를 인가하고 (+)단자를 접지시키면 입력신호와 반대 위상의 출력신호를 얻는다.증폭기의 차동 ... 입력-반대의 극성을 갖는 두 입력신호를 입력단에 인가하는 것을 말한다.* (+)단자와 (-)단자 모두에 교류신호를 연결하는 방식으로 같은 단자에 대한입력은 위상이 갖게 나온다

리포트 | 27페이지 | 2,000원 | 등록일 2023.02.14

다운로드 장바구니
판매자 표지

[실험06] 공통 이미터 증폭기 예비레포트

증폭기는 베이스가 입력 단자, 컬렉터가 출력 단자, 이미터가 공통 단자인 증폭기이고, 높은 전압 이득을 얻을 수 있다는 장점이 있어 널리 사용되고 있다. 이 실험에서는 공통 이미터 ... 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구하고, 이를 실험에서 확인하고자 한다. 3. 실험 장비 1) DC 전원 공급 장치: DC ... 모델이 존재한다. 아래의 그림은 BJT의 pi 모델이다. 아래의 그림은 T모델이다. (2) 공통 이미터 동작원리 공통 이미터 증폭기의 입력은 베이스-이미터 전압이고, 출력은 컬렉터

리포트 | 11페이지 | 1,500원 | 등록일 2025.02.27

다운로드 장바구니
판매자 표지

A+ 아주대학교 물리학실험2 정류회로(보고서 반 1등)

] 측정값신호발생기의 출력단자에 연결 도선의 바나나플러그를 꼽고 출력단자의 접지단자를 이용해 회로를 구성한다. 회로 구성을 한 후 변압기의 입력파형, 출력파형을 관측하고 입력 및 출력 ... 1과 같은 회로를 만든 다음 전압센서 B를 단자 B1과 B2에 연결한다. A1, A2를 입력단자로 하고 B1, B2를 출력단자로 하는 이 회로의 일부분을 정류회로라고 한다. 회로 ... 전압의 진폭을 측정한다.변압기의 입력 및 출력 전압(피크 값, 진폭):입력전압v _{i n} ^{T}=4.982 V출력전압v _{out```12} ^{T}=2.447 Vv

리포트 | 10페이지 | 2,500원 | 등록일 2025.06.25

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - 74LS192를 이용한 Up-Down Counter 실험 1

의 사진은 7447 디코더의 핀 다이어그램으로, 1, 2, 6, 7번 핀은 BCD 코드 입력 단자이고, 9 ~ 15번 핀은 출력 단자이다.- 출력 단자는 7-segment의 7개 ... , 74LS192입니다.- 74LS47--74LS192-? 데이터 시트 분석? 74LS47- 1, 2, 6, 7번 핀은 BCD 코드 입력 단자이고, 9 ~ 15번 핀은 출력 단자이 ... 은 애노드 공통형 7-segment의 마디와 점 사이의 연결이다. 모든 LED의 애노드가 공통으로 연결되어 있으며, 가운데 있는 두 개의 VCC 단자도 이들과 연결되어 있다. 이때 VCC

리포트 | 15페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

다운로드 장바구니
판매자 표지

교류및전자회로실험 실험10-1 트랜지스터 증폭회로1 예비보고서

정도의 값을 사용한다. 위에서 언급한 것과 같이 RTH가 base입력임피던스에 비해 현저히 작게 하기 위해서는 R1과 R2중 작은 쪽이 RE와 같게 하면 된다. base입력단자 ... 와 교류성분 출력의 추출bias회로에서 교류 입력신호를 인가하고 이로 인해 야기되는 출력단자 전압의 교류성분을 추출하기 위해서는 그림3과 같이 커패시터를 사용한다. 커패시터는 주파수 ... 의 변화로 증폭하는데 사용할 수 있다.그림1은 이런 증폭과정을 요약하고 있다. 그림의 회로는 전형적인 트랜지스터 전류원 회로로 VBB가 인가되면 emitter단자에는 VBE를 뺀 값

리포트 | 18페이지 | 1,000원 | 등록일 2024.06.22 | 수정일 2024.08.17

다운로드 장바구니
이학전자실험 OP AMP - 2

)는 두 입력 신호의 전압차를 증폭하는 회로로써 연산증폭기나, Emitter coupled 논리 게이트의 입력단에 자주 쓰인다. 각 입력단자의 전압을 와 으로 나타내면, 출력단자 ... AmplifierInverting Summing Amplifier은 여러 개의 입력저항을 동시에 OP-Amplifier의 반전입력 (-)단자에 연결하면 가산기가 된다. 이 회로에 대해서 여러 개 ... 그림 \* ARABIC 8 미분 회로그림 SEQ 그림 \* ARABIC 9 미분 회로 그래프가상 접지의 개념에 의해 반전 입력단자의 전압은 비 반전 입력단자와 같으므로 0V이

리포트 | 10페이지 | 2,500원 | 등록일 2025.02.24

다운로드 장바구니
판매자 표지

[한양대 에리카A+]기초회로이론 op amp의 기본 특성

Amp는 연산증폭기로서 여러 개의 트랜지스터로 구성된 차동 선형 증폭기이다. OP Amp의 입력 단자는 + 단자와 – 단자가 있으며 출력 단자에서는 두 입력 단자의 차이 전압 ... 이 – 단자의 전압 값보다 약간이라도 크면, 출력 전압은 양의 무한대로 나타난다. + 단자의 값이 – 단자의 값보다 약간이라도 작으면 출력 전압은 음의 무한대로 나타난다. 따라서 입력 ... 을 통해 이득을 줄이면 쓸 수 있는 bandwidth가 늘어나는 것을 알 수 있다.위의 op amp 회로에서 저항은 feedback 동작을 한다. 출력 전압이 늘어나면 입력 단자의 전압

리포트 | 8페이지 | 2,000원 | 등록일 2022.06.21

다운로드 장바구니
A+ 전자회로설계실습_Op Amp의 특성측정 방법 및 integrator 설계

loop Gain은 인데, A가 무한대로 가면이 성립하게 된다.Op amp의 두 입력 단자를 접지하고 위의 두 회로의 출력전압을 측정하였다. 이 측정 값과 (B)의 수식을 이용 ... 하여 offset voltage를 측정하여 구하는 방법을 기술한다.Op-amp의 두 입력 단자를 접지할 경우, 3.1.2의 (A)에서 작성한 두 회로들은 Non-Inverting ... , 평가한다.설계실습 계획서Offset Voltage, Slew RateOffset Voltage 개념아래의 그림 4.1과 같이 두 입력단자를 모두 접지시키면 입력단자간의 전위차가 존재

리포트 | 10페이지 | 1,000원 | 등록일 2024.08.21

다운로드 장바구니
[A+] 중앙대학교 아날로그및디지털회로설계실습 결과보고서 9. 4-bit Adder 회로 설계

의 입력 단자와 출력 단자의 전압을 측정하여 아래의 표에 기술하여라. 측정된 전압이 토글스위치와 LED 값과 일치하는지 확인하여라. 9-2-1. 전가산기 진리표전가산기의 진리 ... 표는 에 기재하였으며, 입력 단자와 출력 단자의 전압을 측정하지 않고, LED의 ON/OFF를 통해 설계한 회로와 진리표의 일치 여부를 판단하였다. 그 결과를 에 정리하였다. ... 회로에서 그 출력이 생각하고 있는 시점에서의 회로 입력 값만으로 정해지는 회로를 의미한다. 본 실습 9에서는 이러한 조합 논리 회로의 예로 두 개 이상의 수를 입력하여 이들의 합

리포트 | 7페이지 | 1,000원 | 등록일 2023.02.06 | 수정일 2023.02.10

다운로드 장바구니
판매자 표지

[A+보고서] 회로실험 플립플롭의 기능 예비보고서

latch와 RS flip-flopRS플립플롭에는 2개의 입력단자인 S와 R이 있고, 2개의 출력단자를 가지고 있다. 입력단자는 출력을 set논리(“1”상태)와 reset논리(“0”상태 ... )로 변화시킨다. 이때 클럭에 신호에 따라 출력에 값이 변한다.RS latch에서는 입력단자로 출력은 set, reset시키는 기능의 set, reset단자와 Enable 단자 ... -flop은 RS flip-flop을 기본구조로 만든다. 단일입력(D:데이터)와 출력단자 2개를 가지고 있다. D 플리플롭은 불확실한 입력은 결코 존재할 수 없다는 것을 확실하게 하기

리포트 | 7페이지 | 1,500원 | 등록일 2022.12.24

다운로드 장바구니

이전10개 1 2 3 4 567 8 9 10 다음10개

파워링크

신청하기