"입력단자"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로 OP AMP 전기회로설계실습 atmega128 전자회로실험 DMM 오실로스코프 문운당 적분기 및 미분기 영교차검출기

판매자 표지는 다운로드시 포함되지 않습니다.

"입력단자" 검색결과 141-160 / 9,764건

(21년) 중앙대학교 전자전기공학부 전기회로설계실습 결과보고서 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계

설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계요약: 건전지의 출력저항을 측정하기 위해 건전지와 저항이 직렬로 연결되도록 회로를 구성하고 DMM을 저항에 병렬 ... 았고 이 때의 오차는 2.4%로 양호하였다. 앞으로 많이 만지게 될 DC Power Supply의 사용법을 알아보았고 DC Power Supply 단자간 전압의 측정을 통해 단자 ... 간 전압의 관계와 그 단자의 전위차를 정해줄 기준을 정해야 한다는 사실을 실험을 통해 확인하였다. 단순히 Output 단자 간의 전압차를 확인하는 실험이었기 때문에 각 실험

리포트 | 10페이지 | 1,000원 | 등록일 2022.08.22 | 수정일 2022.09.06

다운로드 장바구니
판매자 표지

실험 23_연산 증폭기 응용 회로1 결과보고서

는 영향을 파악한다.2 실험 절차 및 결과 보고반전 증폭기[표 23-1] 실험회로 1의 반전 증폭기의 이득입력의 크기양의 단자의 DC 전압음의 단자의 DC 전압R _{1} 저항의 크 ... _{1} = 10kOMEGA ,R _{2} = 20kOMEGA 으로 설정한다. 연산 증폭기의 양의 단자에 공통 모드 전압을 인가하고, 반전 증폭기의 입력에 주파수가 10kHz인 ... 증폭기의 음의 단자의 DC 전압을 측정하여 [표 23-1]에 기록하시오.반전 증폭기 회로도( = 20k일 때)입력의 크기 70mV일 때 출력 파형입력의 크기 90mV일 때 출력

리포트 | 7페이지 | 1,500원 | 등록일 2023.01.31

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서4

개수) eg)8x1?8=23(3개의 선택단자 요망)? enable 입력단자 : 먹스를 사용 할지 안할지를 결정하는 스위치 단자.? AxB : A개의 input 단자, B개의 출력 ... 는 8개의 출력단자를 가질 수 있다.? disable 입력단자 : 디먹스를 사용 할지 안할지를 결정하는 스위치 단자.cf) 멀티플렉서의 이용- 결선된 회로에서 입력된 데이터를 선택 ... 적인 논리게이트를 통해멀티플렉서와 디멀티플렉서와 같은 효과를 갖는 회로를 만들 수 있다.4. 입력과 출력을 선택적으로 할 수 있음을 어떻게 응용할 수 있는지 생각한다.2) 실험이론

리포트 | 8페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
판매자 표지

A+ 연세대학교 기초아날로그실험 5주차 결과레포트

하였다. 저항 을 사용하였으며 저항 는 47과 150k 두가지를 사용하였다. 또한 myDAQ를 이용하여 Op-amp의 전원단자 , 에 각각 15V와 -15V를 걸어주었다. 입력 전원 ... 하여 Op-amp의 전원단자 , 에 각각 15V와 -15V를 걸어주었다. 입력 전원은 진폭 0.1V (=0.2)와 주파수 1kHz의 교류 전원으로 설정하였다.위와 같은 조건으로 실험1 ... 으로 출력 전압 그래프가 변형되어 나온 것을 해결하기 위하여 예비 실험에서와 같은 방법으로 해결하기 위해 Op-amp의 (+) 입력 단자에 연결되어 있던 1M의 저항을 20k으로 변경

리포트 | 15페이지 | 1,000원 | 등록일 2023.07.03

다운로드 장바구니
OPAMP를 이용한 반전, 비반전 증폭회로_예비보고서

이다. 따라서 작은 전압을 큰 전압으로 증폭해 주는 용도로 많이 사용한다.OP Amp는 입력을 받는 단자인 비반전입력(V+ ; Non-inverted Input)과 반전입력(V ... - ; Inverted Input) 그리고 출력단자(Vout)로 구성되어 있다.차동증폭기는 반전입력단과 비반전입력단의 전압을 뺀 뒤 그 값을 개방전압이득(A ; Open loop ... )연산증폭기는 차동 증폭기이다. 여기서 차동이란 차이란 의미이며, 연산증폭기의 두 입력단자에 인가된 전압의 차이만을 증폭한다는 의미이다. 즉 이상적인 연산증폭기인 경우에는 증폭기

리포트 | 13페이지 | 2,000원 | 등록일 2021.09.04

다운로드 장바구니
부궤환 회로

과 출력은V _{out} =A _{v`} (V _{+i`n} -V _{-i`n} ) 의 관계를 가지므로 하나의 연산 증폭기는 그 입력 단자 간의 전위차보다 매우 높은 전압을 생성 ... )이라고 하며, 이 성질을 가진다는 것은 출력 신호가 입력 신호에 영향을 미친다는 것을 뜻한다. 따라서 폐루프의 형태로 볼 수 있겠다.궤환은 출력단이 (+)단자에 인가되고 입력단 ... 이 (-)단자에 인가되었을 때의 정(positive)궤환이 있고 반대인 경우인 출력단이 (-)단자에 인가되고 입력단이 (+)단자에 인가되었을 때인 부(negative)궤환이 있

리포트 | 8페이지 | 1,000원 | 등록일 2021.09.27

다운로드 장바구니
판매자 표지

전자공학실험 20장 연산 증폭기 심화 실험 A+ 예비보고서

오연산 증폭기의 입력 및 출력 스윙 레벨을 구하시오. 음의 입력 단자에는 실험 절차1에서 구한 입력 공통 모드 전압 범위의 중간값에 해당되는 공통 모드 전압을 인가하고, 양의 단자 ... -5] 공통 모드 제거비(CMRR) 측정 결과연산 증폭기의 오프셋을 측정하기 위해 음의 입력 단자를 공통 모드 전압으로 두고, 양의 입력 단자 전압을 공통 모드 전압 부근에서 조정 ... 예비 보고서실험 22_연산 증폭기 실험과 목 명:전자공학실험1 실험 개요-연산 증폭기는 아날로그 회로에서 가장 널리 사용되는 회로이다. 일반적인 연산 증폭기는 차동 입력을 받

리포트 | 18페이지 | 2,000원 | 등록일 2024.04.11 | 수정일 2024.11.15

다운로드 장바구니
판매자 표지

실험 07_이미터 팔로워 예비보고서

회로에서 입력은 베이스 단자에 인가되고, 출력은 이미터 단자에서 감지된다. 컬렉터 단자가 공통이므로, 공통-컬렉터 증폭기라고 할 수 있다. [그림 7-l(b)]의 입력-출력 파형 ... )와 같이 계산할 수 있다.공통 이미터 증폭기와 같이 베이스 단자에 입력을 인가하므로, 입력 임피던스가 서로 같다.[그림 7-4] 이미터 팔로워의 출력 임피던스［그림 7-4］는 이미터 ... (실험회로 1)[그림 7-6]은 입력에 DC 바이어스 전압V _{BB}와 소신호 전압v _{eqalign{sig#}}가 인가된 이미터 팔로워 회로이다. 출력인 이미터 단자

리포트 | 12페이지 | 2,000원 | 등록일 2023.01.25

다운로드 장바구니
판매자 표지

[한양대 에리카A+]기초회로이론 op amp의 기초 회로

amplifier에서와 달리 신호 입력 단자와 그라운드로 연결된 단자가 반대로 연결되어 있다. Op amp에서는 + 단자와 – 단자가 같은 전압을 유지하고 op amp로 흘러 ... 는 inverting amplifier와 다르게 신호가 입력되는 단자와 그라운드로 연결된 단자를 서로 바꾼다. 위의 회로에서 op amp의 +단자와 –단자는 같은 전압을 유지하며 op amp ... offset 전압이 이전 전압보다 크게 나타난 것을 확인할 수 있다. 이는 summing amp는 한 개의 단자에서 여러 개의 입력 전압을 받아들이기 때문이다.위의 회로는 나-(5)를 진행

리포트 | 10페이지 | 2,000원 | 등록일 2022.06.21

다운로드 장바구니
판매자 표지

[A+예비보고서] 설계실습 2. Op Amp의 특성측정 방법 및 Integrator 설계

Offset Voltage 개념아래의 그림 4.1과 같이 두 입력단자를 모두 접지시키면 입력단자 간의 전위차가 존재하지 않으므로 이상적인 Op Amp를 가정할 경우 출력전압은 0V ... 한다.Op Amp의 두 입력단자를 접지한다면 offset voltage에 의해 라는 입력 전압을 +입력단자에 인가한 것과 같은 Non-inverting configuration에 해당 ... ) Op Amp의 두 입력단자를 접지하고 위의 두 회로의 출력전압을 측정하였다. 이 측정값과 (B)의 수식을 이용하여 offset voltage를 측정하여 구하는 방법을 기술

리포트 | 10페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
판매자 표지

전자회로실험및설계 4주차예비

는 4단자망이어야 한다. 즉 세개의 단자 중 하나는 공통으로 입력포트와출력포트에 쓰여야한다는 뜻인데, 커먼 에미터 즉 공통이미터는 입력은 베이스로 출력은 컬렉터로 나온다위의 그림 ... 되어 나오는 결과를 얻었고 npn 형 증폭기는 이미터가 ground에 연결되어 입력단과 출력단의 공통단자로 사용되고 컬렉터은 저항 Rc를 통하여 전원에 연결한 형태로 회로 구성 ... 전자회로 실험 및 설계4주차 예비보고서1.간단한 이론4주차에서는 공통 이미터 증폭기에 대해서 다루게 되는데Bjt는 베이스 컬렉터 에미터 이렇게 3단자인데 증폭기로 사용하기 위해서

리포트 | 11페이지 | 2,500원 | 등록일 2023.10.09

다운로드 장바구니
판매자 표지

[부산대학교 응용전기전자실험2] mosfet 예비보고서

입력전력■ 16. Power supply에서, 전압조절단자는 0위치로 맞추고 주 전원스위치는 O로한다.그림 13-5와 같이 인덕터{ L}_{1 }과 직렬로 직류전압계/전류계의 두 ... 통로를 열어 주기 때문에 MOSFET Q가 오프될 때도 전류를 계속 흐르게 하여 준다.벅-쵸퍼의 출력전압({ V}_{0 })는 벅-쵸퍼의 입력전압({ V}_{1 })에 비례하고 각 ... 가 출력으로 전달하는 전력({ P}_{0 })은 반도체스위치와 인덕터에서 소비된 전력을 뺀, 입력 측에서 받은 전력({ P}_{1 })과 같다. 반도체스위치와 인덕터에서 소비된 전력

리포트 | 20페이지 | 2,500원 | 등록일 2024.02.27

다운로드 장바구니
A+ 받은 이학전자실험 결과보고서 Comparator Photo Detector

Comparator: OP amp와 동일하게 +,-입력단자, 정측 전원단자, 부측 전원단자, 출력단자의 5단자로 구성 되어있다. 어느 한쪽의 입력단자를 기준단자로 전압을 고정 ... 하고, 이 기준전압과 다른 한 쪽의 단자에 입력되는 전압의 차를 증폭해 , High 또는 Low를 출력하는 회로이다. +입력단자 전위 > - 입력단자 전위가 성립하면 High 레벨 ... 출력-입력단자 전위 > + 입력단자 전위가 성립되면 Low 레벨 출력OP amp 와 Comparator의 차이점 : 위상보상 용량의 유무 OP amp는 부귀환 회로를 구성, 사용

리포트 | 13페이지 | 2,500원 | 등록일 2021.04.19

다운로드 장바구니
판매자 표지

전자회로실험 레포트 7장 예비레포트

)전파 피크 정류기전파 정류기는 입력 사인파의 두 반파를 모두 전파 정류기의 부하 양단에 커패시터를 연결하면 이용함. 단극성 출력을 제공하기 위해 사인 전파 피크 정류기가 됨. 출력 ... 직류 전압은 반파파의 마이너스 쪽의 반파들을 반전 시킴. 정류기와 입력 사인파의 피크값이 거의 같지만,라플 주파수는 입력 주파수의 두 배임.4.실험1.전파 정류기회로를D _{1 ... }=D _{2} = 1N4007, R=220Ω으로 하여 브레드보드상에 구성 후, 변압기의 1차측 입력 전압v _{ac}는 220V(rms) 60Hz의 가정용 교류 전압이고, 이것

리포트 | 1페이지 | 2,000원 | 등록일 2022.04.29

다운로드 장바구니
디지털회로실험 논리게이트 실험 레포트

(-)단자에서 각각 1개의 선을 연결했을 때 4개의 입력과 출력이나오는데 이때, 입력에 따른 출력을 확인한다.2. 실험 내용- OR 게이트 실험(7432)- OR 게이트는 입력 ... 게이트 회로에 전원 공급기로 케이블을 연결하여 5[V]의 전압을 인가한다.- NAND 게이트 회로에 (+)단자와 (-)단자에서 각각 1개의 선을 연결했을 때 4개의 입력과 출력이나오 ... 을 연결하여 5[V]의 전압을 인가한다.- NOR 게이트 회로에 (+)단자와 (-)단자에서 각각 1개의 선을 연결했을 때 4개의 입력과 출력이나오는데 이때, 입력에 따른 출력을 확인한다

리포트 | 9페이지 | 1,500원 | 등록일 2020.12.13

다운로드 장바구니
9. 4-bit Adder 회로 설계 결과보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]

gate)설계실습계획서에서 그린 XOR gate를 이용한 다단계 전가산기 회로를 토글 스위치와 LED를 추가하여 설계 및 구현하여라. 구현된 회로의 입력 단자와 출력 단자의 전압 ... 를 스위치와 LED를 추가하여 설계 및 구현한다. 4가지 다른 입력 값에 대해 구현된 회로의 입력 단자와 출력 단자의 전압을 측정하여 스위치와 LED 값과 일치하는지 확인한다.토글스위치 ... 설계한 전가산기 회로의 구현(2-level 로직 회로)설계실습계획서에서 그린 2-단계 전가산기 회로를 토글 스위치와 LED를 추가하여 설계 및 구현하여라. 구현된 회로의 입력

리포트 | 4페이지 | 1,000원 | 등록일 2022.09.07

다운로드 장바구니
판매자 표지

2023 대구도시공사 자소서

.현재 [560] 자 입력 [500] 자 이상 [700] 자 이내로 입력해 주세요.대구도시개발공사에 전기직으로 입사하기 위해 갖춰야 할 능력은 전공관련 지식과 적극성 등이 필요 ... 도] 지원분야와 관련하여 본인의 전문적인 지식이나 경험을 가지고 어떤 일을 추진했거나 문제를 해결하였던 경험에 대해 기술하시오.현재 [497] 자 입력 [500] 자 이상 [700 ... ] 자 이내로 입력해 주세요.전 회사에서 상사분과 근무하던 중 저희 사업소에서 관리하는 전원 장치에 출력전압이 저하되는 장애가 발생했었습니다.장애에 대한 조치사항으로 상사분은 출력

자기소개서 | 3페이지 | 3,000원 | 등록일 2024.06.07

다운로드 장바구니
[전자회로실험 결과보고서]연산 증폭기의 비이상적 특성(A+)

의 입력 단자에서 전압을 측정하여 각 입력 전류를 계산하고 입력 바이어스 전류 및 옵셋 전류를 구하라.2) 연산 증폭기를 바꾸어 실험 1)을 반복하라.2.2.3 실험 결과입력 바이어 ... 스 및 옵셋 전류반전 단자 전압비반전 단자 전압반전 단자 전류비반전 단자 전류입력 바이어스 전류입력 옵셋 전류uA741 최대 IibuA741 최대 IioOP AMP 11.897mV1 ... 시뮬레이션 값?15.95mV?15.95mV-79.74nA-79.735nA-79.735nA0A이론값0V0V0A0A0A0A입력 전류는 각 단자 전압에 저항값을 나누어 구할 수 있

리포트 | 9페이지 | 2,000원 | 등록일 2022.03.04

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - 74LS47 Driver를 이용한 7-Segment 실험 1

egment에 표시해 준다. 아래의 사진은 7447 디코더의 핀 다이어그램으로, 1, 2, 6, 7번 핀은 BCD 코드 입력 단자이고, 9 ~ 15번 핀은 출력 단자이다.- 출력 ... 면 D2의 ‘RBI' 단자에도 ’High'가 입력되므로 F2는 데이터 ‘0’을 표시한다.3. 데이터시트※ 이번에 사용한 소자는 74LS47입니다.? 데이터 시트 분석- 1, 2, 6 ... , 7번 핀은 BCD 코드 입력 단자이고, 9 ~ 15번 핀은 출력 단자이다. 8번은 그라운드, 16번은 VCC이다.- 출력 단자는 7-segment의 7개의 마디(a~g)와 연결

리포트 | 13페이지 | 3,000원 | 등록일 2023.09.22 | 수정일 2023.09.24

다운로드 장바구니
전자회로실험 과탑 A+ 예비 보고서 (실험 7 이미터 팔로워)

에 입력된 신호가 이미터로 전달되며, 출력 신호는 입력 신호와 같은 위상을 가지지만 전압 이득이 거의 1인 특징을 갖는 회로이다. 이 회로는 주로 전류 이득을 높이기 위해 사용 ... 되며, 출력 임피던스를 낮추고 입력 임피던스를 높이는 데 유리하다. 1. 전압 이득 이미터 팔로워 회로의 전압 이득은 다음과 같이 표현된다. 전압 이득은 1에 매우 가깝다. 이는 출력 ... 전압이 입력 전압을 거의 그대로 따라간다는 뜻이며, 위상 반전이 발생하지 않는다. 2. 입력 임피던스 입력 임피던스는 매우 크다. 입력 임피던스는 베이스에서 본 회로의 저항

리포트 | 8페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니

이전10개 3 4 5 6 789 10 11 12 다음10개

파워링크

신청하기