"입력단자"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로 OP AMP 전기회로설계실습 atmega128 전자회로실험 DMM 오실로스코프 문운당 적분기 및 미분기 영교차검출기

판매자 표지는 다운로드시 포함되지 않습니다.

"입력단자" 검색결과 21-40 / 9,764건

판매자 표지

회로이론 응용 및 실험 A+ 레포트(실험9-OP Amp의 기본 특성)

다.→ 심볼에서 볼 수 있듯이 입력단자 2개가 각각 +,- 단자로 이루어져 있고 출력 전압은 두 입력 전압의 차( - )를 증폭한 전압으로 출력된다. 따라서 다음 식으로 표현 ... 대,  ... 저항은 0이다.→ real OP amp는 G 값과 입력 저항이 무한대가 아니지만 매우 크고, 출력 저항은 0이 아닌 매우 작은 저항이다. 즉, 실제로는 입력 단자에 전류가 약간 흐르지만 매우 작으므로 무시할 수 있다.

리포트 | 7페이지 | 2,000원 | 등록일 2025.01.18

다운로드 장바구니
판매자 표지

연산증폭기 예비보고서(고찰포함)A+

의 전원 공급하기 위한 2개의 단자는 양의 전압과 음의 전압을 받아들인다. 따라서, 연산증폭기의 출력값은 입력 전원의 양의 전압과 음의 전압 사이가 된다. 입력신호는 반전 입력과 비 ... 입력보다 큰 경우 출력은 양의 전압이 된다.반전 및 비반전 증폭기반전 증폭기는 연산증폭기의 두 입력 단자로 들어가는 전류는 0A이고, 두 입력 단자 사이의 전압차는 0V이고, 두 ... 입력 단자 사이의 전압차는 0V이다. 따라서, 저항R1을 지나는 전류 i1과 저항 Rf를 지나 전류 if는 같다. 이 수식을 전개하면 출력 전압V0는 다음과 같다.다음 은 연산증폭기

리포트 | 6페이지 | 2,000원 | 등록일 2024.04.19 | 수정일 2024.04.21

다운로드 장바구니
판매자 표지

전자회로실험 - 결과보고서 - 연산증폭기 응용회로 1

개를 직렬로 연결하여 이 되도록 하였다. 또한 이번 실험에서는 일 경우에만 실험을 진행하기로 하였다.위의 사진과 같이 결과를 얻을 수 있었다.입력의 크기양의 단자의 DC 전압음 ... 한다.2. 실험 절차 1에서 저항을 으로 교체하고, 나머지는 동일하게 측정하여 [표 23-1]에 기록하시오.위는 로 교체한 회로의 모습이다.입력과 출력의 파형이다.입력의 크기양의 단자 ... 반전 증폭기를 구성하고, 으로 설정한다. 연산 증폭기의 양의 단자에 공통모드 전압을 인가하고, 반전 증폭기의 입력에 주파수가 10kHz인 사인파를 인가하되 크기를 10mV

리포트 | 10페이지 | 10,000원 | 등록일 2025.03.20

다운로드 장바구니
전자회로실험 과탑 A+ 예비 보고서 (실험 22 연산 증폭기 특성)

- 오실로스코프 - 함수 발생기 - 연산 증폭기(LM741) - 저항 3 회로의 이론적 해석 기본적인 연산 증폭기 회로(실험회로 1) 연산 증폭기(op-amp)는 두 입력 단자 간의 전압 차이 ... 임피던스가 무한대이므로 입력 단자로 전류가 흐르지 않고, 출력 저항이 0이어서 출력 전압이 외부 부하에 영향을 받지 않는다. 또한 op-amp의 이득이 매우 크므로 입력 전압 차이 ... 해서 [표 22-1]에 기록하시오. 2. 연산 증폭기의 입력 및 출력 스윙 레벨을 구하시오. 음의 입력 단자에는 실험 절차 1에서 구한 입력 공통 모드 전압 범위의 중간값에 해당

리포트 | 10페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

전자회로설계실습 1번 예비보고서

단자에 각각 –15V, 15V를 공급하도록 전압원과 접지한다.각각 6번과 2번 단자인 출력단자와 (-) 입력단자를 저항 R2를 통해 연결한다.3번 단자인 (+) 입력단자를 접지 ... Sweep type은 logarithmic을 선택하고 주파수 범위는 10㎐에서 10MHz까지로 하며 points/decade는 11을 사용하시오. 증폭기 출력단자와 입력단자 ... -Inverting Amp의 PSPICE 출력파형을 제출한다.4번과 7번 단자에 각각 –15V, 15V를 공급하도록 전압원과 접지한다.각각 6번과 2번 단자인 출력단자와 (-) 입력단자를 저항

리포트 | 11페이지 | 1,000원 | 등록일 2024.08.16

다운로드 장바구니
판매자 표지

전자공학실험 23장 연산 증폭기 응용 회로 1 A+ 결과보고서

하고, 반전 증폭기의 입력에 주파수가 10kHz인 사인파를 인가하고 출력 전압의 크기를 측정하여 [표 23-1]에 기록하고, 전압 이득을 구하시오. 또한 연산 증폭기의 음의 단자 ... =90mV 일떄입력=110mV 일떄[표 23-1] 실험회로 1의 반전 증폭기의 이득(R2=20kΩ일 때)입력의크기[mV]양의 단자의 DC 전압[V]음의 단자의 DC 전압[V]R1 저항 ... =100kΩ일 때)입력의크기[mV]양의 단자의 DC 전압[V]음의 단자의 DC 전압[V]R1 저항의크기[kΩ]R2 저항의크기[kΩ]출력의크기[mV]전압 이득[V/V]702.5

리포트 | 6페이지 | 2,000원 | 등록일 2024.05.13 | 수정일 2024.11.15

다운로드 장바구니
판매자 표지

실험11_공통소오스증폭기_예비보고서

하고자 한다. 공통 소오스 증폭기는 게이트가 입력 단자, 드레인이 출력 단자, 소오스가 공통 단자인 증폭기로서 높은 전압 이득을 얻을 수 있는 장점이 있어 널리 사용되고 있다. 이 실험 ... 가 접지되어있고, 게이트 단자에 입력 신호가 인가되며, 드레인 단자에서 출력 전압이 나오는 구조이다. 이러한 공통 소오스 증폭기는 MOSFET을 사용하는 증폭기 회로 중 가장 대표적인 ... 에서는 공통 소오스 증폭기의 입력-출력 특성 곡선을 구하고, 소신호 등가회로의 개념을 적용하여 전압 이득을 구해본 다음, 실험을 통하여 동작을 확인하고자 한다.3. 실험 장비1) DC

리포트 | 8페이지 | 1,500원 | 등록일 2025.08.18

다운로드 장바구니
판매자 표지

건국대학교 전기전자기초실험1(전전기실1) 13주차 예비레포트+결과레포트(예레+결레)

의 LED, 소숫점을 표기하기 위한 1개의 LED로 구성하여 총 8개의 LED와 10개의 입력단자로 구성되어있다. 10개의 입력단자중 8개는 LED와 직접 연결되어 나머지 2개는 7 ... -세그먼트 타입에 따라 VCC 혹은 GND로 연결되어있다. LED 반대쪽 단자는 나머지 2개의 핀에 공통으로 연결되어 있다. 2진수 입력을 0~9의 아라비아 숫자로 표현하는 기능 ... 가 GND에 모두 연결되어 있다. a~g 단자의 입력 신호에 따라서 전압이 공급되 GND를 통해 전류가 흐르게되며 LED에 숫자가 표시된다. 공통 캐소드 타입의 경우 LED에 흐르는 과

리포트 | 24페이지 | 4,500원 | 등록일 2024.05.29 | 수정일 2025.02.13

다운로드 장바구니
판매자 표지

기초실험및설계 - opamp를 이용한 기본증폭 결과보고서

기는 두 개의 입력단자와 한 개의 출력단자를 갖는다. 연산증폭기는 두 입력단자 전압 간의 차이를 증폭하는 증폭기이기에 입력단은 *차동증폭기로 되어있다. 연산증폭기를 사용하여 사칙 ... 에 최대한의 전력을 전달하는 역할을 하며 보통 B급 푸시풀 이미터팔로워를 이용한다.* 차동 증폭기 : 2개의 입력 단자에 가해진 2개의 신호차를 증폭하여 출력으로 하는 회로나. 이상 ... 를 가상접지라고 한다. 여기서 접지한 회로가 단락되었음을 가리킨다. 연산증폭기의 입력저항이 무한대이기에 입력단자로 전류가 유입될 수 없다. 즉 그림1 에서증폭기를 들여 다 본 입력 저항

리포트 | 10페이지 | 2,000원 | 등록일 2024.02.24

다운로드 장바구니
판매자 표지

[알기쉬운 기초 전기 전자 실험 (문운당)] 12. 오실로스코프_사용법_및_위상_측정 예비보고서 (A+)

가지 형태로 동작된다. ① 시간축 발생신호에 의한 수평 편향계, ② 수평 입력신호에 의한 수평 편향계①의 경우에는 주로 1개의 채널(수직입력단자)을 통하여 입력된 신호의 파형 ... 을 측정하는데 사용되며, ②의 경우에는 2개의 채널(수직입력단자 및 수평입력단자)을 통하여 입력되는 2개의 신호를 X, Y 축으로 표시함으로써 파형을 관측하는데 사용된다.수직입력단 ... 될 부분을 한정시킨다.만일 ②의 방식으로 사용하면 수직입력단자를 통하여 입력되는 신호전압과 수평입력 단자를 통하여 입력되는 신호전압을 동시에 관측할 수 있다.2.2. 오실로스코프 조작

리포트 | 9페이지 | 2,000원 | 등록일 2023.12.31

다운로드 장바구니
판매자 표지

홍익대 디지털논리실험및설계 4주차 예비보고서 A+

만 선택하여 출력하는 단자이다. 부호기는 이진수를 사람이 읽을 수 있는 형태의 문자로 해석해주는 단자로, 2^n개의 입력값을 받고 n개의 출력값 중 하나에만 유의미한 숫자를 출력한다. ... 들어있으며 (3~6), (10~13)번 핀은 입력 신호, 2, 14번 핀은 입력값, 7,9번 핀은 출력 신호를 나타낸다. 1번 핀은 Enable 단자로 멀티플렉서의 스위치이다. ... 출력할 수 있는 단자이다.- 입력값이 8개이므로 이진수로 표현하기 위해서 3개의 비트가 필요하다. 따라서 S0, S1, S2로 모두 표현할 수 있다.4-to-1

리포트 | 7페이지 | 1,000원 | 등록일 2023.09.18

다운로드 장바구니
8주차 예비 보고서 6장 연산 증폭기와 그 용용 (1)

면 offset전압은 0 즉, 두 입력에서의 전압이 동일하다. 두 입력 단자의 신호를 각각 v1, v2 라고 할 때 출력은V0=A(v1-v2)와 같이 표현된다. v1-v2=V0/A ... (virtual ground)란무엇인지 서술하시오.가상단락: 두 입력 단자 사이의 전압이 0에 가까워 두 단자가 단락된 것처럼 보이지만, 두 단자의 전류가 0인 특성을 말한다가상접지: 반전 ... 증폭기 구성일 때, + 입력 단자가 접지와 연결되어 있다. 반전 증폭기 역시 부궤환 회로를 형성 하면서 가상 단락 즉 두 입력 단자의 전압차가 없이 연결된 상태의 전위차(0

리포트 | 2페이지 | 2,000원 | 등록일 2023.02.24 | 수정일 2023.03.14

다운로드 장바구니
판매자 표지

[A+] 중앙대학교 아날로그및디지털회로설계실습 9차 결과보고서

회로를 토글 스위치와 LED를 추가하여 설계 및 구현하여라. 구현된 회로의 입력 단자와 출력 단자의 전압을 측정하여 아래의 표에 기술하여라. 측정된 전압이 토글스위치와 LED 값 ... 입력 단자와 출력 단자의 전압을 측정하는 대신 LED의 ON/OFF(논리값 1,0)를 통해 설계한 회로와 진리표 사이의 일치 여부를 판단하였다. 입력 단자의 LED의 상태가 좋 ... 에서 그린 XOR gate를 이용한 다단계 전가산기 회로를 토글 스위치와 LED를 추가하여 설계 및 구현하여라. 구현된 회로의 입력 단자와 출력 단자의 전압을 측정하여 아래의 표에 기술

리포트 | 7페이지 | 1,000원 | 등록일 2024.02.17

다운로드 장바구니
전자회로실험 과탑 A+ 예비 보고서 (실험 23 연산 증폭기 응용 회로 1)

는 연산 증폭기의 비반전 단자에 입력 신호를 연결하여 신호를 증폭하는 회로다. 이 회로에서 입력 신호가 비반전(+) 단자로 들어가기 때문에, 출력 신호는 입력 신호와 동일한 위상 ... 를 가지는 특성이 있어 신호 처리에 유리하다. 반전 증폭기 반전 증폭기는 연산 증폭기의 반전(-) 단자에 입력 신호를 연결하여 신호를 증폭하는 회로다. 이 회로에서 출력 신호는 입력 ... 를 구성하고, R _{1} = 10k OMEGA , R _{2} = 20k OMEGA 으로 설정한다. 연산 증폭기의 양의 단자에 공통 모드 전압을 인가하고, 반전 증폭기의 입력에 주파

리포트 | 11페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
판매자 표지

(A+) 아날로그회로실험및설계 Op-Amp 가감산기 실험 보고서

의 사진이 비반전 증폭기의 대표적인 회로이다.- 반전 증폭기와는 달리 입력 전압이 비반전 입력 단자의 입력으로 들어간다.- 이러한 회로를 해석할 때 OP amp는 이상적인 OP ... 의 특성 중 하나인 입력 단자의 저항이 무한대라는 것을 적용하면 비반전 입력 단자의 전압은 비반전 증폭기 회로의 입력 전압 Vi가 된다.- 입력 전압 Vi와 출력 전압 Vo 사이 ... 의 관계를 알아내기 위해서는 Vn의 전압을 구하면 된다.- Vn의 전압은 이상적인 OP amp의 특성 중 하나인 입력 단자의 저항이 무한히 크다는 점을 적용하여 KCL을 사용

리포트 | 15페이지 | 3,000원 | 등록일 2024.11.04

다운로드 장바구니
실습 10. 7-segment_Decoder 회로 설계

스위치를 추가하여 설계한다. 10가지 다른 입력값에 대해 구현된 회로의 입력 단자와 출력단자의 전압을 측정하여 토글 스위치 값과 일치하는지 확인하여라.0~9까지의 십진수 출력 ... 을 때 적절한 조합논리회로를 거쳐 출력값들을 제공한다. 또, 이들은 7-segment의 입력단자에 입력값으로 이용되어 LED를 통해 10진수 숫자를 표현하게 된다. 7-segment ... 는 common cathode와 common anode type으로 구분되고 공통단자에 GND를 연결하고 입력단자에 High값을 인가하였을 때 점등되면 common cathode

리포트 | 6페이지 | 1,000원 | 등록일 2023.10.17

다운로드 장바구니
전자회로실험 과탑 A+ 예비 보고서 (실험 13 공통 게이트 증폭기)

(실험회로 1) 공통 게이트 증폭기는 게이트 단자를 공통으로 하고, 입력 신호가 소스에, 출력 신호가 드레인에 걸리는 회로다. 이 회로는 주로 넓은 대역폭에서 동작하며, 전류 이득 ... 이 큰 것이 특징이다. 1. 입력과 출력 특성: - 입력 신호는 소스 단자에 인가되며, 드레인에서 출력 신호가 나타난다. 게이트는 고정되어 있어, 입력 신호는 소스에서 드레인 ... 으로 흐르는 전류를 제어하게 된다. - 입력 임피던스는 매우 낮다. 이는 소스 단자에서의 입력 신호가 게이트로부터 분리되어 있기 때문이다. 출력 임피던스는 상대적으로 높다. 2. 전압

리포트 | 8페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니
울산대학교 전기전자실험 20. 비교기 회로와 응용

이 되도록 2번 3번 단자 연결을 바꾸고 실험을 반복했을때 어떤 차이가 있고 그 이유는 무엇인지 설명하라.- 입력단자를 바꾸지 않았을 때는 10kΩ 저항을 사용했을때는V _{Ref ... 게 해야 LED가 켜지게 된다.2. 결론이번 실험은 op-amp와 비교기의 차이를 파악하는 것이 목적이다.두 회로는 +입력 단자 전위 > -입력 단자 전위=> high level ... 을 출력+입력 단자 전위 < -입력 단자 전위=> low level을 출력 한다OP amp와 비교기의 차이는 OP amp의 경우는 커패시터를 가지고 있기 때문에 높은 주파수에서 slew rate의 영향을 받게되어 응답시간이 지연된다는 단점이 있다.

리포트 | 1페이지 | 1,500원 | 등록일 2024.03.23 | 수정일 2024.03.25

다운로드 장바구니
[A+, 에리카] 회로이론응용및실험레포트 9. OP Amp의 기본 특성

며 5개 이상의 단자가 있어서 외부 회로에 연결이 가능하다. 출력 단 자 이외에도 입력 단자와 기타 제어용 단자가 있다. 대부분 IC는 여러 개의 연산 증 폭기를 포함하며 가산, 적분 ... , 미분과 같은 수학적 연산을 수행하는 회로에 사용된다. 비디오, 오디오 증폭기, 발전기 등에 사용되며 OP amp의 심볼은 다음과 같다.위 그림을 통해 입력 단자가 +, - 2개 ... 로 이루어져 있고, 출력 단자는 두 입력 단자 의 전압의 차이를 증폭한 전압이 출력된다는 것을 알 수 있다. 이에 대한 식을 세 우면..② 실제 연산 증폭기 (Real

리포트 | 10페이지 | 2,500원 | 등록일 2023.09.03 | 수정일 2023.09.11

다운로드 장바구니
전자회로실험 과탑 A+ 결과 보고서 (실험 23 연산 증폭기 응용 회로 1)

에 입력 신호를 연결하여 신호를 증폭하는 회로다. 이 회로에서 입력 신호가 비반전(+) 단자로 들어가기 때문에, 출력 신호는 입력 신호와 동일한 위상을 가지며, 반전되지 않는다. 이득 ... 에 유리하다.- 반전 증폭기는 연산 증폭기의 반전(-) 단자에 입력 신호를 연결하여 신호를 증폭하는 회로다. 이 회로에서 출력 신호는 입력 신호와 180도 반대 위상을 가지며, 반전 ... 으로 설정한다. 연산 증폭기의 양의 단자에 공통 모드 전압을 인가하고, 반전 증폭기의 입력에 주파수가 10kHz인 사인파를 인가하되 크기를 10mV에서 110mV까지 20mV

리포트 | 9페이지 | 1,500원 | 등록일 2024.12.19

다운로드 장바구니

이전10개 123 4 5 6 7 8 9 10 다음10개

파워링크

신청하기