"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 verilog 논리회로 vhdl 전전설2 논리회로 신호등 plc

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 1,041-1,060 / 9,482건

논리회로 아벨설계프로젝트(ABEL)

과제목표 : ABEL 프로그램 설계 프로젝트1. 설계내용학번과 이름을 하나씩 입력해서 7-segment에 차례로 출력하는 PLD를 ABEL로 설계한다.2. 소스코드MODULE PROJECT "MODULE NAME 프로젝트TITLE '7SEGMENT' "TITLE NAM..

리포트 | 4페이지 | 1,000원 | 등록일 2010.04.10

다운로드 장바구니
[디지털논리회로/임석구/개정3판]연습문제 1장풀이-족보

[디지털논리회로/임석구/개정3판] 3판 연습문제 1장풀이디지털 논리회로 Solution of Chapter 11. 아날로그 신호와 디지털 신호의 차이점을 설명하여라.? 아날로그 ... %15. 조합논리회로와 순서논리회로 분류① 조합논리회로② 조합논리회로③ 조합논리회로④ 순서논리회로⑤ 조합논리회로16. 양자화 잡음 및 제거 방법표본화 간격을 균등하게 할 때, 원 신호 ... �� 狼茉哲憤狼�10. 그림과 같은 트랜지스터 회로에서 입력 Vi가 인가되었을 때 ,출력파형 Vo 를그려라.트랜지스터 때문에 입력과 출력이 반전된 신호가 출력된다.ViVo11. 펄스

리포트 | 4페이지 | 1,000원 | 등록일 2016.04.16 | 수정일 2016.04.18

다운로드 장바구니
논리회로실험 실험8 counter 결과보고서

카운터를 결손도에 설계하고 설계를 참고하여 브레드보드에 회로를 설치한다.- 2단 2진 카운터의 출력은 AND게이트를 사용하여 나타내려고 했으나 실험부품이 없어서 4개의 NAND ... 식 Counter? 구성 사진 :- 동기식 3진 Counter를 결손도에 설계하고 브레드보드에회로를 설치한다.- 실험 1에서는 두 번째 플립플록의 입력을 첫 번째 플립플록에서 입력 ... 적으로 점등하는 결과를 얻었다.- 3진 회로이기 때문에 표현형이 3개로 3가지의 경우만이 출력된다. 따라서 예비보고서의 예상은 4가지를 나타내기 때문에 성립할 수 없었다.- 1Hz

리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

다운로드 장바구니
Lab(2) 논리게이트 회로 실습

]논리 게이트 IC회로 실습[1]학습목표a)AND, NAND, OR, NOR, XOR, XNOR, INVERTER 게이트의 논리를 확인한다.b)IC data sheet 인터넷 검색 ... 과 자료 보는 법을 익힌다.c)논리 게이트의 조합 논리 입출력에 대하여 이해하고 실습한다.d)주어진 회로도를 보고 breadboard에 회로를 구성하고 부품을 연결하는 능력을 배양 ... 고, 사용하는 IC의 전원(+5V), GND, 입력과 출력 핀 번호를 회로도에 기입한 후 하나하나 확인하면서 breadboard에 부품을 연결한다.?각 회로의 입력과 출력의 논리 결과

리포트 | 16페이지 | 1,500원 | 등록일 2010.06.23

다운로드 장바구니
디지털로직실험/최신 디지털 공학 실험8 논리 회로 간소화

실험 8논리 회로 간소화실험목표▣ BCD 무효 코드 검출기에 대한 진리표 작성.▣ 카르노 맵(Karnaugh mpa)을 이용한 표현식의 간소화.▣ 간소화된 표현식을 구현하는 회로 ... 요약조합 논리(combinational logic) 회로에서 출력은 단지 입력에 의해서만 결정된다. 간단한 조합 논리 회로에서 진리표는 모든 가능한 입력과 출력을 요약하기 위해 사용 ... 되는데, 진리표는 원하는 회로의 동작을 완벽하게 설명해 준다. 진리표로부터 읽은 출력 함수에 대한 표현식을 간소화시켜 회로를 구현할 수 있다.조합 논리 회로를 간소화 시키는 강력

리포트 | 24페이지 | 1,000원 | 등록일 2014.06.30

다운로드 장바구니
논리회로 실험 시프트레지스터와 카운터

의 J, K 입력에 연결된다면 다음 단의 쌍안정 회로는 이동 명령(shift pulse)에 의해 이전 단의 쌍안정 회로가 가지고 있던 데이터를 지니게 된다. 이러한 연속적인 이동명령 ... 하게 되며 한 상태와 다음 상태에 사이에 일시적인 중간 상태가 존재할 수 있어 논리상의 에러를 유발할 수 있게 된다.이러한 전송지연을 없애기 위해서 모든 F/F들은 같은 clock 펄스 ... 의 구조와 동작원리에 대해 조사하라.-링 카운터는 각각의 상태마다 한 개의 플립플롭을 사용하는 시프트 레지스터의 변형이다.위의 회로도는 J-K F/F 5개를 이용한 5BIT 링 카운터

리포트 | 17페이지 | 1,500원 | 등록일 2010.03.20

다운로드 장바구니
[논리회로] Quine McClusky Method

1 Quine McClusky Method카노 맵은 5-6 개까지의 입력에 대해 minimize하는데 효과적이다. 그러나 많은 입력에 대해 처리하는 데 어려움과 에러를 발생시키기 쉽다. 카노 맵은 모든 minterm을 커버하는 prime implicant들을 선택하는데..

리포트 | 39페이지 | 3,000원 | 등록일 2009.03.18

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 11장. 비동기식 RS 플립플롭 예비레포트

논리회로실험 A반예비11장비동기식 RS 플립플롭5조이름학번실험일15.04.28제출일15.04.281. 이 장의 실험 목적에 대하여 기술하시오.- 플립플롭의 동작원리를 이해한다. ... - 비동기식 플립플롭과 동기식 플립플롭의 차이에 대해 이해한다.- 동기식 RS 플립플롭의 동작을 이해한다.2. 플립플롭의 기능에 대하여 기술하시오.디지털 논리회로는 조합논리회로 ... 와 순서논리회로로 크게 구분할 수 있다. 조합논리회로는 출력이 현재 입력 값에 의해서 결정된다. 이것은 조합논리회로의 특성이다. 즉, 회로의 출력은 입력이 인가되는 순서 및 입력이 인가

리포트 | 3페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.09

다운로드 장바구니
논리회로설계실험 프로젝트_digital door rock

과 목 : 논리회로설계실험과 제 명 : 프로젝트 결과보고서(P_6조)담당교수 : 조준동 교수님학 과 : 전자전기공학과학 년 : 3학년학 번 : 2006312687 ... , 2006312117이 름 : 서 영 진, 김 현 기학 번 : 2007310623, 2007313531이 름 : 정 광 수, 손 계 익제 출 일 : 2011. 6. 2111_1학기_논리회로설계 ... 있는 디지털 도어록은 FSM 이론과 카운터를 이용해 설계할 수 있는 대표적인 회로의 하나이다. 이와 같은 디지털 도어록을 설계하기 위해서 기본적으로 필요한 개념이론들은 이 다음

리포트 | 44페이지 | 4,000원 | 등록일 2012.03.20

다운로드 장바구니
[논리회로실험] RAM (예비)

) 저항 : 680Ω(2개), 5.6㏀(2개)3. 실험관련 이론1) RAM 회로의 설계그림 1에 4x3비트 용량을 갖는 RAM의 내부회로를 나타내었다. RAM의 내부회로는 그림 1 ... 에 모두 0이 출력된다.RAM 회로 내부에 존재하는 디코더는 E=1일 경우 주소선으로부터 주소값을 입력받아 해당되는 번지에 속한 셀들을 선택하는 역할을 수행한다. 예를 들어 주소선 ... 0～S3은 모두 0이 되고 따라서 모든 셀들이 동작을 하지 않는다.그림 1. 4x3 RAM 회로도이제 1비트 정보를 저장하는 메모리 셀(cell)의 내부회로를 살펴보자. 그림 2

리포트 | 9페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
디지털논리회로verilog(full adder, 4bit full adder, comparator, 4bit comparator)

디지털 논리 회로 verilog 과제학과학년학번이름이번 과제는 verilog 프로그램을 통해서 full adder, 4bit full adder, comparator, 4bit

리포트 | 6페이지 | 1,000원 | 등록일 2017.01.06

다운로드 장바구니
논리회로 국제조기 회로 구현 보고서

Diagram① 전반적인 회로도 구성 전반적인 회로의 대략적인 모습은 위 그림과 같다. 우선 국의 종류 및 국의 양을 선택하는 부분이 있고, 국의 종류 ... 와 양을 선택하는 단계가 끝나면, 선택에 따라 특정한 Sequential Circuit의 회로를 돌게 된다.(국을 끓이는 동작에 관한 부분이다). 이 때 Sequential ... Circuit은 상태에 따라 Timer의 영향을 받는다. (불 조절에 관한 부분이다.) 국이 다 끓여지면(Timer의 상태), 국이 다 끓여졌음을 알리는 알람이 울린다.(전체 회로

리포트 | 34페이지 | 1,000원 | 등록일 2009.12.16

다운로드 장바구니
아주대 논회실 논리회로실험 실험2 결과보고서

) Schmitt-trigger의 입출력 특성 확인이 회로를 브레드보드에 구성하고 오실로스코프로 입출력을 측정하는 모습:실험1)과 실험2)는 NOT gate 논리소자를 74HC04 ... 실험에선 CMOS의 동작속도 중 전달지연(Propagation delay)를 확인하는 실험이었는데, 논리회로를 구성할 때 74HC04 IC에서 최대한 많은 NOT gate에 연결 ... 1. 실험 과정 및 결과-실험결과 기록 및 정리실험 1) Inverter의 입출력 특성 확인이 회로를 브레드보드에 구성하고 오실로스코프로 입출력을 측정하는 모습실험 2

리포트 | 8페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
아주대 논회실 논리회로실험 실험3 예비보고서

으로써 구할 수 있다. 이 방법에 의하면 뺄셈은 전가산기를 사용하는 덧셈이 된다. 그러나, 뺄셈을 직접 수행하는 논리 회로를 구성하여 뺄셈을 할 수도 있다. 이번 실험에서는 전감산기 ... 는 한자리인 2진수를 뺄셈하여 차와 빌림수를 구하는 회로- D: 차를 출력- B: 받아내림표시입력출력- 전감산기는 뒷단의 위치에 빌려준 1를 고려하며 두 비트의 뺄셈을 수행하는 논리 ... 은 이진수의 덧셈과 뺄셈을 논리회로로 구성하여 동작을 확인하는 실험이다.반가산기와 반감산기는 두 개의 입력을 받아 두 개의 출력을 내고 전가산기와 전감산기는 세 개의 입력을 받

리포트 | 6페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
아주대 논회실 논리회로실험 실험6 예비보고서

특성을 이해해본다.2. 실험 이론-Latch(래치)래치는 비동기 기억소자로서 하나 이상의 비트들을 저장하기 위한 디지털 논리회로이다. Latch는 하나의 데이터 입력, 하나의 클럭 ... 회로라 불리는 회로의 일종이며, 두 개의 안정 상태(stable state) 중 어느 쪽이든지 한쪽을 보존한다. 이것을 논리 회로로 사용할 경우에는 이 두 개의 상태를 0과 1 ... 하여 회로를 구성해 데이터를 저장하는 과정을 이해하고 동작 원리를 알아본다.- R-S Flip-Flop과 변형형인 D Flip-Flop, J-K Flip-Flop를 구성해보고 동작

리포트 | 6페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
아주대 논회실 논리회로실험 실험6 결과보고서

원리를 알아본다.-실험 이론-Latch(래치)래치는 비동기 기억소자로서 하나 이상의 비트들을 저장하기 위한 디지털 논리회로이다. Latch는 하나의 데이터 입력, 하나의 클럭 입력 ... 불리는 회로의 일종이며, 두 개의 안정 상태(stable state) 중 어느 쪽이든지 한쪽을 보존한다. 이것을 논리 회로로 사용할 경우에는 이 두 개의 상태를 0과 1에 대응 ... 1. 실험 과정 및 결과-실험결과 기록 및 정리- R-S F/F이 회로를 브레드보드에 구현한 결과S=0 R=1 C=1 S=1 R=0 C=1 S=1 R=1 C=1Q(t)=0

리포트 | 9페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
아주대 논회실 논리회로실험 실험7 예비보고서

1. 실험 목적- 74HC76의 J-K F/F로서의 동작을 확인한다.- 74HC96의 Shift Register의 동작 원리와 특성을 이해한다.- 플립플롭을 이용하여 레지스터를 구성하고 레지스터의 동작 특성을 확인한다.2. 실험 이론- Shift Register매 클록..

리포트 | 5페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
아주대 논회실 논리회로실험 실험4 예비보고서

멀티플렉서가 있는데, 완전하게 결선된 회로 상태에서 원하는 데이터 입력 원을 선택하는 응용에 자주 사용된다. 보통 2n개의 입력선과 n개의 선택신호선 그리고 1개의 출력 선을 가지 ... 하는 회로가 된다. 일반적으로 1개의 입력선과 n개의 선택신호선 그리고2 ^{n}개의 출력 선을 가지며, 선택신호의 값에 따라 선택된 입력이 출력 선으로 내보내진다.멀티플렉서(2 ... input, 1 output)4x1 디멀티플렉서의 회로도Y=A BULLET S#``````````````+B BULLET bar{S}입력출력S1S0Y3Y2Y1Y0SY00000D0100

리포트 | 8페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
[아주대] 논리회로실험 7장 예비(Shift Register)

플롭에 출력이 나타나게 되고 차례대로 clock신호에 따라서 두 번째, 세 번째 플립플롭으로 데이터가 옮겨가게 된다. 위 회로에 1101의 데이터를 입력하면 clock신호에 따라 ... , 74HC96, LED, 330Ω저항 PROCEDURES< 실험1 >위와 같이 J-K 플립플롭소자를 이용하여 6bit 시프트 레지스터 회로를 구성하고 clock신호에 따른 데이터 ... 의 이동을 관찰한다.< 실험2 >시프트 레지스터 소자인 74HC96소자를 이용하여 위와 같이 회로를 구성하고 clock generator를 사용하여 데이터의 이동을 관찰한다. 출력

리포트 | 6페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니
논리회로 자판기 제작 최종 보고서

결과 보고서2차 설계Index설계 목적 논리 회로도 - 최종 회로도. - 수정 및 보안 사항. 설계 과정 및 결과 Trouble shooting 지출내역 역할분담 지출내역설계 ... 회로도(최종 회로도)10의자리1 의자리100 투입500 투입600구입스위치동전투입 및 제품구입 버튼4개의 D-FF를 이용하여 4비트의 레지스터를 구현. 누적된 금액을 저장.논리소자 ... 다 꺼지며 투임 금액이 차감되어 표시된다. 6. 차감된 투입금액이 제품 가격 이상이면 구매가능표시 LED는 켜진 상태가 유지되며 제품 가격 이하이면 구매가능표시 LED는 꺼진다.논리

리포트 | 10페이지 | 1,500원 | 등록일 2012.02.29

다운로드 장바구니

이전10개 48 49 50 51 525354 55 56 57 다음10개

파워링크

신청하기