"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 verilog 논리회로 vhdl 전전설2 논리회로과제 plc

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 981-1,000 / 9,484건

논리회로설계실험 메모리 설계

1.VHDL 코드library IEEE;use IEEE.std_logic_1164.all;use IEEE.std_logic_unsigned.all;entity ram isport( ce, rd, wr : in std_logic;address : in std_logic_..

리포트 | 3페이지 | 3,000원 | 등록일 2010.12.22

다운로드 장바구니
실험1 조합논리회로 2 멀티플렉서 예비보고서

실험 (1) # 예비보고서조합논리회로 Ⅱ : 멀티플렉서1. 목 적조합논리회로의 또 다른 예로서 멀티플렉서와 디멀티플렉서의 동작 원리 및 특성을 확인한다.2. 이 론2.1 ... 으로 할당하고나머지는 선택신호로 할당하여 논리함수를 구현하는 것이다. 예로서 다음의 식 (1)로 나타나는논리함수를 회로 구현하는 방법을 살펴보도록 하자.F`=` bar{A} bar ... _{1}D _{2}D _{3}bar{A}0①2③A4⑤⑥701Abar{A}(c) 회로 구현용 표그림 3 멀티플렉서에 의한 논리함수의 구현2.2 디멀티플렉서디멀티플렉서

리포트 | 7페이지 | 2,000원 | 등록일 2014.07.08 | 수정일 2023.09.07

다운로드 장바구니
논리회로 실험 및 설계

논리회로 실험 및 설계1. 설계 목적 : 논리회로 이론을 기초로 하여 자판기를 창의적인 방법으로 설계한다.2. 제품 사양 :· 100원 동전, 500원 동전 입력· 200원 커피 ... , 상태회로 구현, 보고서 작성· 김성민 : 우선순위 인코더, 제어기, 물 양 제어기 구현5. 동작 매뉴얼 :· 최대 700원까지 넣을 수 있습니다.· 넣을 돈과 현재 상태의 합 ... 누르지 마세요6. 완성 회로도7. 자체 평가 :반환LED가 들어오는 부분과 초를 맞추기가 힘들어서 생각보다 설계시간이 오래 걸렸다. 좀 더 빨리 했으면 납땜까지 하여 직접 제작을 해

리포트 | 4페이지 | 1,000원 | 등록일 2009.10.15

다운로드 장바구니
논리회로

게 되어 있다. 따라서 이것을 실현하기 위해 오실로스코프는 6개의 기본회로에 의해 조립되어 있다.수직감쇠회로와 증폭회로는 관측파형 신호를 브라운관의 수직편향전압(垂直偏向電壓)에 조정 ... 하기 위한 회로이고, 스위프회로는 수평축이 시간축이 되도록 동작시키는 회로이다. 동기회로(트리거 회로) 방식은 싱크로스코프로서 설치된 부분인데, 입력과 동기를 맞추기 쉽게 되어 있 ... 전압, Y축에 컬렉터 전류를 가한다) 등이 있다. 특히 브라운관 회로의 휘도변조(輝度變調:Z축)를 이용, 미묘한 표시가 가능하다. 컴퓨터 입출력 장치의 하나인 디스플레이로서 도형

리포트 | 3페이지 | 1,000원 | 등록일 2005.01.01

다운로드 장바구니
논리회로실험 실험9 ram 결과보고서

를 참고하여 브레드보드에 회로를 설치했다.- 주의사항? 한번에 하나의 bit(A or B)에 하나의 데이터(1 or 0)만 써야 한다.? Write 과정을 한 이후에는 접지 ... write, read을 두 번씩 진행하였다.◈ 실험 2 : 64-bit IC RAM? 구성 사진 :- 74LS89를 사용하여 동기식 64BIT RAM을 결손도에 설계하고 브레드보드에 회로 ... 가 출력된다.- WE을 1에 연결한 상태에서 어드레스를 앞서서 write했던 어드레스로 연결하면 그 어드레스에 write했었던 정보가 다시 출력된다.- 이 회로의 출력은 active

리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

다운로드 장바구니
논리회로 정리 레포트

4장 논리회로4.1 논리회로의 개요고속, 저전력 디지털 IC가 논리회로에 사용되고 있으며, 각종 전자 제어 회로의 설계에 응용- 조합논리회로 : 출력이 현재의 입력상태에 따라 ... 결정되는 논리회로- 순서논리회로 : 논리회로에 기억소자를 부가하기 때문에 출력은 현재의 입력상태 뿐만아니라 과거의 입력상태에도 의존한다.4.2 기본적인 논리 게이트 회로게이트 명칭 ... 법칙4.4 조합논리 회로1. 조합논리 회로입력상태의 조합에 따라 출력 상태가 결정되는 논리회로. 현재의 입력에 따라 출력이 결정되므로 기억능력을 갖고 있지 않다.2. 조합논리회로

리포트 | 11페이지 | 1,000원 | 등록일 2008.06.24

다운로드 장바구니
디지털발표 디지털 논리회로 및 실습Term Project.ppt

디지털 논리회로 및 실습Term Project가위, 바위, 보!목 차1. 주제 선정 동기지루하고 딱딱하게 느껴질 수 있는 디지털 텀 프로젝트를 일상 생활 게임 으로 쉽게 이해 ... Gamer - 가위 : a2 * !a1 * !a0 - 바위 : !a2 * a1 * !a0 - 보 : !a2 * !a1 * a04. 하드웨어논리 회로 배선가위 바위 보추가기능 회로 ... 배선 및 세그먼트5. 텀프로젝트 진행 계획11월 25일 : 아이디어 구상 회의 11월 29일 : 디지털회로 설계 및 부품 선정 12월 2일 : 회로 배선 및 제작, 작동 확인 12월

리포트 | 10페이지 | 1,500원 | 등록일 2014.03.26

다운로드 장바구니
논리회로실험17 동기식 카운터의 설계

논리회로실험 결과 보고서실험. 동기식 카운터 설계▶ 실험 데이터 및 관찰표17-2 J-K플립 플롭의 천이표현재상태다음상태QcQbQaQcQbQa00 ... xQaQcQb0100x001x111xx10xxKb = Qc Ja = Qc’Qb’ Ka = Qb회로 설계▶ 실험결과 정리.- 이 실험을 통해 동기식 카운터의 설계 방법을 배웠다. 현재상태 ... 에 대한 다음상태의 테이블을 보고 JK플립플롭의 여기표를 사용해 카르노맵으로 간단히 한후 각각의 플립플롭의 입력에 들어가는 논리함수를 알 수 있었다. 그리고 그것을 이용해 직접 카운터

리포트 | 3페이지 | 1,000원 | 등록일 2012.09.08

다운로드 장바구니
디지털 논리회로 플립 플롭

,7472) 3. 실험이론 * 플립- 플롭 이란? - 클럭 신호에 의해 입력신호에 의한 출력을 얻을수 있는 회로로 클럭이 인가되기 전에는 전에 상태를 그대로 유지하는 기억회로이다.1 ... ) RS 플립 –플롭 - RS 플립 –플롭 회로는 입력이 변화를 하더라도 클럭 신호가 인가되지 않으면 출력의 변화가 없고 클럭 신호가 인가되어야만 출력이 변화하는 등가회로이 ... 는 RS 플립 플롭을 클럭 동기 RS 플립 플롭이라 한다. 1과 2는 NOR게이트가 클럭 신호와 동기를 맞추는 역할을 한다 3과 4는 NOR게이트의 RS 래치 회로이다100변화 없

리포트 | 10페이지 | 1,000원 | 등록일 2009.10.14

다운로드 장바구니
[논리회로] 논리회로

하트 게임학과:전기공학과 학번:20015221 이름:이상화◈ 명 제? 윈도우즈에 기본 카드게임인 하트게임을 약간 변형시켜서 카드의 숫자가 높은 사람이 카드를 가져가는 논리회로 ... 으로 넘어간다.(단, 카드는 숫자가 커지면 회로만 복잡해고 기본 원리는 같으므 로 14까지의 카드로 게임을 한다.)? 입력 변수 =()입력 변수는 A,B두 사람이 4장의 카드 ... +)☞ 출력이 Y인 경우00011110000111010011110000010010Y ='+'+'='('+')+'☞ 출력이 Z인 경우00011110001000010100110010100001Z =''''+''+''+=''(''+)+(''+)=(''+)(''+)◈ 회로도

리포트 | 4페이지 | 1,000원 | 등록일 2004.12.01

다운로드 장바구니
[논리회로설계실험]1bit 비교기 와 4bit 비교기

1. 실험 내용 1) 1bit 비교기두 입력이 서로 같은지 또는 다른지를 비교하여 알려주는 회로로써 두 입력이 같으면 '1'을 출력하고, 다르면 '0'을 출력하는 회로 ... td_logic ; component comp_1bit -- 이용할 회로 지정 port( a : in std_logic ... ; begin key : comp_1bit -- 지정된 회로에 선을 연결 port map(input_a,input_b,output_eq

리포트 | 5페이지 | 1,000원 | 등록일 2015.07.07

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 12장. 동기식 RS 플립플롭 예비레포트

논리회로실험 A반예비12장비동기식 RS 플립플롭5조이름학번실험일15.05.12제출일15.05.121. 이 장의 실험 목적에 대하여 기술하시오.- 동기식 플립플롭의 동작원리를 이해 ... 한다.- 동기식 RS 플립플롭의 동작원리와 응용회로에 대해 이해한다.- 동기식 JK 플립플롭의 동작원리와 응용회로에 대해 이해한다.2. 비동기식 플립플롭과 동기식 플립플롭의 특징 ... 01?10셋 상태10?01리셋 상태11?XX불확실 상태- 상승모서리 RS 플립플롭 -위 그림과 표는 상승모서리 RS 플립플롭의 회로도, 심벌 및 진리표이다. 상승모서리 RS 플립

리포트 | 3페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
아주대 논리회로 VHDL 두 번째 과제 door lock

(1) 문제 설명 및, 예상결과. 설정한 비밀번호가 5017인데, 입력한 비트 4비트 4개와 각 자리의 비밀번호를 비교해봐서 같으면 wrong이 0이 출력이 되고, 다르면 1이 출력이 된다.5017의 값을 넣지 않는 이상 wrong이 1이 하나라도 존재할 것이며, 따..

리포트 | 3페이지 | 4,000원 | 등록일 2014.03.23

다운로드 장바구니
논리회로실험 - 제 1장 기본 논리 게이트 (AND, OR, NOT) 결과 보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 1담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 3 / 271 ... 가해졌을 때만 출력 단자에 1이 나타나도록 구성된 회로이다. OR gate의 진리표와 기호는 다음과 같다.3)XOR gate상태 1일 때, 출력이 논리 상태 1이 되는 소자이 ... . Introduction기본 gate를 설계한다. 2진 논리 함수인 AND-gate, OR-gate, XOR-gate를 한 architecture에서 구현하여 각 gate가 올바르게 작동

리포트 | 8페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
은행창구회로 -회로해석 및 논리회로실험

회로해석 및 논리회로실험 2 차 설계 결과보고서 ( 카운터 응용회로 설계 )목차 작품 개요 회로도 제작과정 작품 사진 트러블 슈팅 사용 부품 및 역할 분담 일정작품 개요 작품 ... 는 회로 5. 호출 번호의 창구를 선택할수 있음 작품의 특징 은행에서 이용되는 대기표 발권기 및 부가 기능들에 최대한 근접하면서 추가적인 기능 및 부가기능을 표현하는 작품으로 실용 ... 이 가능하도록 제작 .작품 사진변경 사항 대기 인원수와 방문자 수를 측정할수 있는 회로도에서 은행 대기표 번호 표시와 현재 대기 인원수 호출 번호를 표시하는 회로를 제작 . 직접 은행

리포트 | 11페이지 | 10,000원 | 등록일 2010.05.31 | 수정일 2023.10.12

다운로드 장바구니
교과교육론 - PPT를 이용한 논리회로 수업교재

3. 논리회로과 목 명 :교과 교육론 학 과 : 정보통신공학과 학 번 : 99741187 이 름 : 이 라 라 담당교수: 이 경 숙 제 출 일 : 02.10.17 ... ReportPower Point를 이용한 수업교재다음조합 논리회로조합 논리 회로의 기능을 이해하고 분석할 수 있다. 논리 함수를 조합 논리회로로 표기할 수 있다 논리 함수를 불 대수식과 카르노도 ... 로 간소화 시킬 수 있다. 복잡한 회로를 동일한 기능의 간소화된 회로로 바꿀 수 있다. 논리 회로를 설계할 수 있다.학습목표www.daejin.or.kr참고자료 :다음조합 논리회로

리포트 | 20페이지 | 2,000원 | 등록일 2013.06.08

다운로드 장바구니
아주대 논리회로실험 프로젝트 FPGA를 통한 VHDL 구현 프로젝트 - 비밀번호

는 Appendix에만 기재, vhd 파일은 제출하지 않음)① Shifting function-. Shifting function은 이미 프로젝트 이전 논리회로실험에서 구현해 본 바 ... 에 대한 문제 해결 과정은 coding에 대한 정확한 이해도 같이 동반되었다. 더불어 신호의 저장, shifting, 7 segment 등 기존 논리회로실험에서 실험한 내용들을 직접

리포트 | 28페이지 | 3,500원 | 등록일 2016.07.09

다운로드 장바구니
논리회로 설계실험 mux

Multiplexer 설계1. Introduction1) Encoder와 Decoder의 원리를 이해한다.2) MUX(멀티플렉서)의 작동 원리를 이해한다.3) 8x1 MUX를 VHDL언어로 구현 할 수 있다.4) 2x1 MUX를 이용하여 8x1 MUX를 구현 할 수 있..

리포트 | 7페이지 | 1,000원 | 등록일 2009.07.10

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 8장. 보수와 병렬 가, 감산기 결과레포트

논리회로실험 A반결과8장보수와 병렬 가?감산기5조이름학번실험일15.04.07제출일15.04.14전원전압 4.89V, SN74LS83실험 8.3 2의 보수를 이용한 4비트 2진 가 ... ?감산기다음과 같이 4비트 병렬 2진 가?감산기 회로를 결선하고, 출력 값을 측정하여 표를 완성하라.입력출력(SW=X)출력(SW=Y)A _{4}A _{3}A _{2}A _{1}C ... _{4}S _{4} S _{3} S _{2} S _{1}B _{1}D _{4} D _{3} D _{2} D _{1}+B _{4}B _{3}B _{2}B _{1}논리값출력값논리값출력

리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 8장. 보수와 병렬 가, 감산기 예비레포트

논리회로실험 A반예비8장보수와 병렬 가BULLET 감산기8조이름학번실험일15.04.07제출일15.04.070. 이 장의 실험목적에 대하여 기술하시오.- 1의 보수 및 2의 보수 ... 에 대하여 알아본다.- 보수에 의한 감산 방법에 대하여 이해한다.- 4비트 병렬 가BULLET 감산기에 대하여 이해하고, 회로를 설계하여 동작을 확인한다.- BCD 가산기에 대하 ... 여 이해하고, 회로를 설계하여 동작을 확인한다.2. 보수를 이용한 감산 방법(1의 보수와 2의 보수)에 대하여 기술하시오.- 보수란?디지털 컴퓨터에서 보수는 어떤 기준이 되는 큰 수

리포트 | 4페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니

이전10개 45 46 47 48 495051 52 53 54 다음10개

파워링크

신청하기