• 통합검색(90)
  • 리포트(85)
  • 자기소개서(4)
  • 시험자료(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

verilog 엘리베이터 베릴로그 fpga 프로젝트 디지털시스템실험 전전설2 project single cycle 8bit counter segment 하이닉스 설계
판매자 표지는 다운로드시 포함되지 않습니다.

"베릴로그코드" 검색결과 61-80 / 90건

  • 자료 표지
    (완전 세세한 정리, 끝판왕) 시립대 전전설2, 3주차, Lab03, Introduction to Verilog HDL, 자세한 설명, 결과레포트
    별도의 code이다.▲ Test Bench Example – AdderTest Bench Block은 Simulation이 시작되면 설계 Block으로 Stimulus를 인가 ... 해 간단한 회로를 구성해보았지만 실제로 이보다 더 복잡한 회로를 구성하는데 베릴로그 언어를 사용하는 것이 더 편리하다는 걸 알 수 있었다.4. 참고문헌 Hyperlink "https
    리포트 | 15페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험2(전전설2) (6) Flip-Flop and Register, SIPO
    . 결론 (43)Ⅳ. 참고문헌 (44)1Ⅰ. 서론1. 실험 목적본 보고서에서는 베릴로그 HDL을 사용하여 순차 논리를 설계 및 실험한다. 플립플롭과 레지스터, SIPO를 행위수준 모델링 ... 에 대한 소스코드를 작성한다.작성한 소스코드를 저장한다.Project ⇒ Add Source작성한 소스코드를 추가한다.Synthesize ⇒ XST CompileImplement ... Shift Register선형 피드백 시프트 레지스터의 실험 과정은 앞의 4비트 SIPO 실험 과정과 크게 다르지 않으므로, 앞의 과정에서 소스코드(.v)와 버튼 및 LED 맵핑
    리포트 | 44페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29
    다운로드 장바구니
  • 자료 표지
    (완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 예비 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,
    hierarchy of this sub-block is preserved.오류가 난 이 코드의 문제점은 a[0]의 값을 할당할 수 있도록 설정해준 것이다. 2 to 4 ... 를 베릴로그 언어를 사용해 시뮬레이션을 진행하게 된다. 이 실험의 결과값은 0과 1을 도출해내면 되는 실험으로 각각의 모델링 방법을 제대로 숙지한다면 오류 없이 원하는 값을 확인
    리포트 | 19페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24
    다운로드 장바구니
  • 자료 표지
    연세대학교 특기자 합격 자소서
    이 있습니다. 대회에서 직접 설계한 무선로봇을 컨트롤하기 위해서는 로봇의 동작을 알고리즘화해야했고 그 과정에서 자연스레 프로그래밍을 배웠습니다. 직접 소스코드를 짜고 그것을 적용 ... 한 로봇의 동작을 심사관들 앞에서 직접 시연하면서 프로그래밍의 위대함에 매력을 느꼈습니다. 그 후, Code Academy라는 온라인 코드러닝 사이트에서 Html과 CSS 기초 ... 코딩지식을 현실에 적용하여 실제적인 도움이 되었다는 점에 보람을 느꼈고 직접 구상한 소스코드로 세상을 바꿀 수도 있겠다고 생각 하였습니다. 한편, 저명한 과학저자 Simon s
    자기소개서 | 4페이지 | 3,000원 | 등록일 2020.01.11 | 수정일 2021.05.31
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험2(전전설2) (8) 7-Segment and PIEZO Control
    . 실험 목적본 보고서에서는 베릴로그 HDL을 사용하여 7-세그먼트와 피에조 등 주변 디지털 장치 제어를 설계 및 실험한다. 7-세그먼트와 피에조 등의 컨트롤러를 행위수준 모델링 ... ⇒ NewText File을 선택한다.소스코드를 작성한다.작성한 소스코드를 저장한다.Project ⇒ Add Source작성한 소스코드를 추가한다.Synthesize ⇒ XST ... Succeeded가 나타난다.장비에서 동작을 확인한다.3. 실험 결과3.1. In-Lab 과제1) 출력 값을 FND와 FND Array에 표시하는 4비트 카운터의 소스코드를 작성
    리포트 | 22페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계실험2(전전설2) (5) Encoder and Mux
    (53)Ⅳ. 참고문헌 (54)1Ⅰ. 서론11. 실험 목적본 레포트에서는 베릴로그 HDL을 사용하여 조합 논리를 설계 및 실험한다. 인코더와 디코더, MUX와 DEMUX를 행위수준 ... MUX 실험 과정과 크게 다르지 않으므로, 앞의 과정에서 소스코드(.v)와 버튼 및 LED 맵핑(.ucf), 테스트 벤치(.v)만 따로 작성한다.1 × 4 DEMUX의 소스코드 ... 도록 수정하고 저장한다.3. 실험 결과3.1. 3 × 8 Decoder아래는 위의 과정으로 작성한 3 × 8 디코더의 소스코드(.v)와 버튼 및 LED 맵핑(.ucf), 테스트
    리포트 | 54페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29
    다운로드 장바구니
  • 자료 표지
    그레이 부호화된 10진수 계수기를 이용한 시계
    리포트 | 5,000원 | 등록일 2016.10.09
    다운로드 장바구니
  • 자료 표지
    시립대 전전설2 [4주차 예비] 레포트
    this Lab베릴로그의 기본 문법인 always와 initial 구문의 차이점에대해서 이해를 하고 테스트벤치에서의 토글링을 하는 방법을 always로 설계를하여 always의 사용법 ... 주기로 1과 0을 토글링 하는 신호를 생성하는 코드를 작성하시오.In-Lap 과제21 비트 반가산기를 Behavioral Level modeling (always 문과 if 문
    리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29
    다운로드 장바구니
  • 자료 표지
    #5 디지털실험 예비
    후 Assignment 위치만 잘 잡아주면 되기 때문이다.Part 6. 좀더 간단한 알고리즘으로 2자리수의 10진법의 합을 표현하도록 구현강의자료에 코드의 일부와 “pseudo-c ... (예비)Lab 5.디지털 실험이명진 교수님금(09:00 ~ 13:00)2007122043 김병주Due date - 2012.04.06. (금)Part1. 4-bit 2진수 코드 ... 코드를 BCD 로 나타낸다. (0~15)2진법의 스위치를 1부터 15까지 이동하였을 때 모든 7-Segment값이 순차적으로 잘 나왔다. 저번 실습을 할 때 7-Segment
    리포트 | 7페이지 | 1,000원 | 등록일 2013.12.12 | 수정일 2014.04.22
    다운로드 장바구니
  • 판매자 표지 자료 표지
    FPGA를 이용한 디지털 시스템 설계(인하대) Booth algorithm, 16bit multiplier (problem 4-21, 4-22 중간고사 코딩) 보고서
    algorithm설계는 처음부터 문제에 주어진 예문을 토대로 접근하였다.문제에 나온 Algorithm과정을 베릴로그로 그대로 구현하기 위해 노력하였다. 자세한 코드의 설명은 실험과정 ... -21의 목표는 Booth Algorithm을 베릴로그를 이용하여 설계하고 시뮬레이션을 통해 동작을 확인하는 것이다.1 - 2. 문제접근방법Problem 4.21의 Booth ... 에서 언급한다.1 - 3. 실험과정 및 소스코드.우리가 설계하고자 하는 것은 8bit Booth algorithm multiplier이다.8비트의 수를 곱하는 것이므로 승수
    리포트 | 19페이지 | 2,500원 | 등록일 2014.11.27 | 수정일 2015.10.02
    다운로드 장바구니
  • 자료 표지
    베릴로그로 MIPS Processor 설계 (5단 파이프라인)
    MIPS Processor 설계 베릴로그 코드입니다. 5단파이프라인으로 구성되어있습니다.(설계보고서, 주간회의록 -2주차,3주차, 결과보고서, 결과발표 ppt 포함)
    리포트 | 1페이지 | 5,000원 | 등록일 2013.12.12 | 수정일 2014.11.06
    다운로드 장바구니
  • 자료 표지
    HDL로 작성한 single cycle processor
    에서 읽혀질 때 어떻게 machine code로 변환되는지 알아보고 memfile.dat의 예제로 검증해서 프로세서가 잘 작동하는지 알아보는 과제이다. 먼저 어셈블리어의 기계어 변환 과정 ... cycle에 들어가기 앞서 필수적으로 알아야 할 내용을 정리하면 다음과 같다.1. mips 어셈블리어의 이해와 machine code 변환과정2. RAM 의 구조와 원리3. ALU ... , adder, mux, signext(sign형태 이진수 비트 수 늘리기), 플립플롭의 이해2.베릴로그 소스코드베릴로그의 코드는 다음과 같이 구성이 된다.크게 가장 상위 모듈인
    리포트 | 13페이지 | 2,000원 | 등록일 2010.06.28
    다운로드 장바구니
  • 자료 표지
    Verilog HDL 테스트 벤치 템플릿 생성 프로그램
    /* 소스이름:Verilog 설계파일에 따른 테스트벤치 템플릿을 만드는프로그램 실행 파일소스만든날짜:2012.11.22저자: 탁형옥입력: 최상위탑모듈베릴로그소스코드출력: 최상위탑 ... 모듈을DUT로갖는디폴트테스트벤치베릴로그소스코드논리설명: 사용자가 완성하여설계한 설계파일에대해서 디폴트 테스트벤치 템플릿 베릴로그소스를자동으로생성하여만들어준다.이를하기위해서베릴로그
    리포트 | 2,000원 | 등록일 2012.11.27
    다운로드 장바구니
  • 자료 표지
    #11 디지털실험 예비
    에서 만든 LPM_Module RAM을 LPM을 이용하지 않고, 베릴로그 코드로써만 구현.[Funtional Simulation]part41.설계규격SW7-0 (data), SW15-8
    리포트 | 4페이지 | 1,000원 | 등록일 2013.12.12 | 수정일 2014.04.22
    다운로드 장바구니
  • 자료 표지
    경희대학교 논리회로 레포트
    , Lava, Lola, MyHDL, PALASM, RHDL, 베릴로그, VHDL등이 있다.5) CAD Tools : 컴퓨터 지원 설계(Computer Aided Design)의 약 ... 되고 만들어지기 전에 그 회로의 동작을 예측하는 모델을 제공한다. 두 번째는 FPGA같은 PLD를 프로그램하기 위해 사용한다. HDL로 작성된 코드는 로직 컴파일러를 이용하여 컴파일한 후 ... 해당 기기에 올려 진다. 대개의 경우, 테스트를 진행하며 여러 번 코드를 수정하여 기기에 올려볼 수 있다. HDL 설계의 가장 중요한 부분은 HDL 프로그램을 시뮬레이트 할 수
    리포트 | 3페이지 | 2,000원 | 등록일 2016.04.17
    다운로드 장바구니
  • 자료 표지
    Single-Cycle MIPS 설계
    (전략)2. 요구된 5개의 블록의 베릴로그 코드module control_single(opcode, RegDst, Jump, ALUSrc, MemtoReg, RegWrite ... 의 instruction 주소는 00000800. 이 값은 다음 과정에 따라 생성된다.(중략)1) add R1, R2, R32진수 코드: 000000 00010 00011 00001 ... 00000 10000016진수 코드: 0000 0000 0100 0011 0000 1000 0010 0000INSTRUCTION value: 00430820,R1 = R2 + R3
    리포트 | 11페이지 | 1,500원 | 등록일 2010.06.08
    다운로드 장바구니
  • 자료 표지
    전자전기컴퓨터설계2 FinalProject [A+]
    ‥‥‥‥‥‥‥‥4-7- Verilog Code : Text LCD code 및 Data 출력 설정‥‥‥‥‥‥‥8-36- Verilog Code : Digital Clock
    리포트 | 82페이지 | 1,000원 | 등록일 2017.10.19
    다운로드 장바구니
  • 자료 표지
    Quartus 툴을 이용하여 verilog로 가감산기.간단한 ALU 구현하기
    ConsumptionCode Additions and Modifications (Software Part)Modified CodeWe modified code in Y functions.We ... modified the function ... in file ... to (describe changes for each function).New CodeWe wrote new code c ... -Filename : addsubtractor1.vDescription: 본 설계는 가감산기를 베릴로그를 이용하여 구현한 것으로 교수님께서 예제로 주신 것을 그대로 구현해본 프로젝트 결과물
    리포트 | 18페이지 | 9,000원 | 등록일 2007.12.09
    다운로드 장바구니
  • 자료 표지
    [디지털 설계 언어] [쿼터스 / Verilog 설계] 2x4 Decoder / 4x1 MUX Behavioral Modeling / D flip-flop
    1. 2x4 Decoder① Dataflow Modeling코드컴파일 화면컴파일 후 Warning문장을 포함한 Message 화면총 4가지의 Warning문장이 나오는데 첫 번 ... 으로 추측된다. 3번째는 출력 핀이 커패시턴스를 할당하지 않았다는 경고문,4번째는 핀들이 사용하지 않는 설정이 되지 않았다는 경고문이었다.② Gate-level Modeling코드 ... 이 커패시턴스를 할당하지 않았다는 것 등의 경고문들이 있었다.2. 4x1 MUX Behavioral Modeling코드시뮬레이션 결과4x1 MUX(Multiplexer 또는 데이터 선택기
    리포트 | 6페이지 | 1,000원 | 등록일 2014.08.11 | 수정일 2016.06.13
    다운로드 장바구니
  • 자료 표지
    counter shifter verilog
    를 설계할 때는 state diagram과 상태변이표를 작성한다.Count register gray code & state diagram상태변이표회로도Shift
    리포트 | 19페이지 | 1,500원 | 등록일 2010.12.21
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 08월 16일 토요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
12:28 오후
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기