"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 논리회로 vhdl 전전설2 논리회로 설계 논리회로과제

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 721-740 / 9,509건

아주대 논리회로 DOOR LOCK term project

2015-2학기-선우명훈 교수님 논리회로 프로젝트였습니다.VHDL을 이용한 코딩으로 ModelSim 있어야 돌아갑니다.

리포트 | 12페이지 | 2,000원 | 등록일 2015.12.24

다운로드 장바구니
논리회로실험. 실험 5. Decoder & Encoder

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2015. 10. 09과목명: 논리회로실험(결과보고서)교수명: 최연익교 ... 수님der실험 결과실험1. 2X4 Decoder1. 예비보고서의 결선도와 실제 회로 비교- 74HC08에는 4개의 AND 게이트가 있어 74HC08 1개와 74HC04 1개를 사용 ... 해 회로를 구성했다.- 맨 좌측 빨간색선은D _{1}, 주황색선은D _{2}- LED 맨위 빨간색선부터 아래로A _{1},A _{2},A _{3},A _{4}으로 배치되어있다.(예비

리포트 | 11페이지 | 2,000원 | 등록일 2015.12.21 | 수정일 2016.06.02

다운로드 장바구니
<논리회로실험>J-K플립플롭

2.1 실험 과정: J-K 에지-트리거 플립플롭그림 4의 회로를 구성하여라. LED는 결과 논리를 보기 위한 것이며 출력이 LOW일 때 ON이 된다. PRE과 CLR는 비활성 레벨 ... 금지 상태에서도 동작하도록 개선한 회로이다. J-K F/F의 J는 S(set)에, K는 R(reset)에 대응하는 입력이다. J=1, K=1인 경우 J-K F/F의 출력은 이전 출력 ... 로 하기 위해 HIGH로 설정하여라. J에는 논리 1을, K에는 논리 0을 연결함으로써 세트(set) 모드를 선택하여라. 클럭을 LOW(동작시키지 않음)로 하고 PRE과 CLR모두

리포트 | 4페이지 | 1,500원 | 등록일 2015.12.15

다운로드 장바구니
[논리회로실험] 실험10. LCD

과 목 : 논리회로설계실험과 제 명 : LCD담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.06.04.Introduction이번 실험 ... 에서는 VHDL을 이용하여 LCD창에 원하는 문자열을 출력하는 회로를 설계한다. 8자리의 2진수에 각각 특정 문자가 저장되어 있다. 우리는 원하는 문자열을 출력하기 위해 필요한 메모리 ... your circuit does이번에 설계할 회로를 통해 LCD창에 원하는 문자열을 출력하게 된다. 즉, LUT(Look-Up Table)에 저장된 데이터를 꺼내오는 것이라고 보면 된다

리포트 | 14페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
[논리회로실험] 실험9. detector

과 목 : 논리회로설계실험과 제 명 : 유한 문자열 인식기 설계담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.05.27 ... 한다. 이번 실험에서는 reset이 작동되면 처음 상태로 되돌아가게 설계해준다.Design① Describe what your circuit does이번에 설계할 회로는 '유한 문자열

리포트 | 10페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
디지털논리회로실험(Verilog HDL) -BCD counter, HEELO shifter

1.관련이론◉ Blocking Assignment(=)-계산과 동시에 저장이 이루어진다.◉ Non-Blocking Assignment(2.실험2.1 Part Ⅳ : BCD 카운터 설계◉실험목적 : 50-MHz clock을 사용하여 counter를 구현해본다.(1) Su..

리포트 | 6페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
아날로그및디지털회로설계실습예비보고서7-논리함수와 게이트

: 다수3. 설계실습 계획서3.1 XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고 ... , XNOR (Exclusive NOR)의 진리표를 사용하여 AND, OR, NOT 게이트로 XNOR 회로도를 설계한다.- NAND : NAND 게이트는 AND 게이트의 출력을 NOT ... 게이트의 입력으로 연결하여 하나의 단위회로를 구성한다. 입력들이 모두 1일 때만 출력이 0이 되는 연산기능을 갖는 회로이다.

리포트 | 6페이지 | 1,000원 | 등록일 2020.03.29 | 수정일 2020.05.06

다운로드 장바구니
디지털공학개론 1. 기본 논리 게이트의 회로도, 진리표, 논리식을 정리하시오.

과제명 : 디지털공학개론 과제1과목명 : 디지털공학개론학번 :이름 :1. 기본 논리 게이트의 회로도, 진리표, 논리식을 정리하시오.NOT 게이트1)회로도 2)진리표 3)논리식버퍼 ... 에서 간소화 한 식에 대한 회로를 그리시오.자필, 사진첨부참고문헌 : 1) 디지털 논리회로, 임석구,홍경호 공저, 한빛미디어2) 디지털공학개론 학습자 교안자료참고 사이트 : 없음 ... 게이트1)회로도 2)진리표 3)논리식AND 게이트1)회로도 2)진리표 3)논리식OR 게이트1)회로도 2)진리표 3)논리식NAND 게이트1)회로도 2)진리표 3)논리식NOR 게이트

리포트 | 6페이지 | 1,000원 | 등록일 2020.05.11 | 수정일 2020.05.19

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 8. Multiplier Design 결과 보고서

디지털논리회로실험(EEE2052-01)서강대학교 전자공학과2017년 2학기 결과레포트실험8. Multiplier Design1. 실험개요1) 4비트 곱셈기의 구조와 원리를 이해 ... 한다.2) 팀 단위로 디지털 회로 설계하는 방법을 이해 한다2. 퀴즈 답안지 및 정답-퀴즈 없음3. 실험노트-실험 노트 없음4. 실험 결과 및 분석1) 각자가 설계한 Block ... 방식을 살짝 변형한 combinational 곱셈기를 이용하였다. 이 것은 회로가 단순하고 직관적인 장점이 있지만, partial product가 많아 연산 속도가 느리고 음수의 곱

리포트 | 4페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
충북대학교 전자공학부 4비트 산술논리회로와 시뮬레이션 예비보고서

하고 시뮬레이션한다.◆ 이 론(1) ALU의 기능과 구조 : ALU는 산술 연산회로와 논리 연산회로로 나누어진다. 산술 연산은 과 같이 가산, 감산, 증가, 감소 등의 8가지 기능 ... 1010D = A + 1Increament A1101D = A - 1Drecrement A1111D = ATransfer A 1비트 산술 연산회로의 기능논리 연산은 선택단자 S1과 S ... 연산회로 시뮬레이션 : 논리 연산회로의 동작 확신을 위하여 논리 연산회로 시뮬레이션을한다. 시뮬레이션은 MyCAD를 이용하여 수행한다.① MyCAD의 사용법은 본 실험책에 수록

리포트 | 4페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.15

다운로드 장바구니
2011년 1학기 디지털논리회로 기말시험 핵심체크

제1장 컴퓨터와 디지털 논리회로1. 디지털시스템 - 시스템의 정의: 입력과 출력을 갖는 검은 상자로서, 어떠한 목적을 달성하기 위하여 상호작용하는 구성요소들의 집합2. 디지털 ... 시스템의 장점은 편리성, 융통성, 단순성, 안정성, 정확성 등이 있음3. 디지털시스템의 설계① 회로설계 : 논리소자를 만들기 위해 능동소자와 소동소자를 연결시키는 단계이 ... 시스템의 장점① 디지털시스템은 구성요소의 처리과정이 매우 정확하고 동작상태를 예상할 수 있으며, 구성요소의 설계가 용이하다는 장점을 가지고 있음② 직접회로를 사용하여 설계되는 디지털

방송통신대 | 47페이지 | 6,500원 | 등록일 2011.05.12

다운로드 장바구니
응용논리회로 카운터 예비보고서

■실험 목적-이번 실험은 응용논리회로의 카운터 라는 실험으로써, 조합논리회로와 순서논리회로에 대한 대표적인 응용회로인 카운터에 관해서 그 동작 특성을 실현하는 실험입니다. 구체 ... 동기식 카운 터의 동작 원리를 이해하고 각각의 동작 특성을 확인하는 실험입니다.■실험 이론-카운터(counter)는 시프트 레지스터와 마찬가지로 일련의 플립플롭을 연결한 회로지만 그 ... 연결하는 방법에 있 어서 시프트 레지스터와 다릅니다. 카운터 회로에서는 주어진 플립플롭에 대하여 서로 다른 출력상태의 수가 최대가 되도록 회로를 연결하며, 또한 입력 펄스에 대하

리포트 | 2페이지 | 1,500원 | 등록일 2014.11.28

다운로드 장바구니
충북대학교 전자공학부 4비트 산술논리회로와 시뮬레이션 결과보고서

시뮬레이션을 한 다음 심볼화 하라.(3) 의 4X1 Multiplexer를 그리고 시뮬레이션을 한 다음 심볼화 하라.비고 및 고찰이번 실험은 실제로 하는것이 아닌 컴퓨터로 회로

리포트 | 2페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.15

다운로드 장바구니
<논리회로실험>D래치와D플립플롭

. D래치 회로 구성D래치는 Gated SR 래치(또는 Enabled SR 래치)에서 입력 S의 역(Inverse) R을 구현시키기 위해, 단순히 인버터를 추가한 것과 같다.1.2 ... .2 D플립플롭7474는 PRE(preset)과 CLR(clear)라는 두 개의 비동기 입력을 갖는 양(positive)의 에지 트리거 D플립플롭이다. 그림 8과 같이 테서트 회로 ... 를 구성하여라. 클럭(clock)이 지연(delay) 회로를 지나가도록 연결하여라. 지연의 목적은 D입력에 셋업 시간(setup time)을 주기 위해서이다. 먼저 이에 대한 효과

리포트 | 4페이지 | 1,500원 | 등록일 2015.12.14

다운로드 장바구니
논리회로실험-2014-Multiplex

하여 출력하는 논리 회로이다.2 ^{n}개의 입력 중에서 하나를 선택하여 하나의 출력선으로 내보내기 위해서는 최고 n비트의 선택입력이 필요하다. n개의 선택 입력에 의해 선택된 정보 ... 가 단일 출력선을 통하여 신호를 전송하는 회로이다.[ 그림 1 ] multiplexer이번 실험에서는 위와 같은 multiplexer를 VHDL로 설계하는 것이다. 실험에서 최종

리포트 | 7페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니
논리회로실험 2014 Digital clock

1. Purpose 1) 4MHz의 오실레이터 clock을 분주하여, 시, 분, 초를 나타내는 디지털 시계를 설계한다.2) RoV-Lab 3000을 이용하여 회로 설계를 검증 ... 한다.2. Background이번 실험은 4MHz의 오실레이터 clock을 분주하여, 디지털 시계를 설계하고 RoV-Lab 3000을 이용하여 설계한 회로를 검증하는 것이 목적이

리포트 | 11페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니
논리회로를 통한 홀수 LED 점등

NORORNORORANDAND↑ INPUT high 값이 홀수개 일 때 1이 OUTPUT되는 논리 회로도INPUT 값이 111인 경우점등하였다.INPUT 값이 011인 경우소등 ... 인 경우점등하였다.INPUT값이 001인 경우점등하였다.토의INPUT에 high 값이 홀수개 일때만 high 값을 OUTPUT 하는 비교적 간단한 회로를 구성하는 과제였는데 진행 ... 하는 과정에서 생각보다 회로를 구상하는데도 시간이 많이 소요되고 구상을 완료한 이후에도 직접 회로를 구성하는데도 쉽지 않았다. 회로도로는 간단해 보였는데 직접 브레드 보드에 구현

리포트 | 5페이지 | 1,000원 | 등록일 2015.12.25 | 수정일 2016.01.01

다운로드 장바구니
논리회로실험) ALU 결과레포트

결 과 보 고 서12 주차실험 11 : ALU1. 실험 과정- 본 실험의 목적은 ALU 회로의 논리와 특성을 이해하고, 그 이론을 바탕으로 실험을 통해 ALU 회로를 익히는 데 ... 있다. 실험은 Quartus II를 이용하여 회로를 구현하고, FPGA 에 연결하여 회로 결과를 확인하고 Modelsim을 이용하여 파형을 확인한다.* 본 실험에서는 ALU 회로 ... 를 구현하기 위해 Quartus II을 이용하여, 회로를 주어진 그림과 같이 구현하고 Modelsim과 DE2 - 115 에서의 동작을 확인한다. ALU 회로는 지난 실험

리포트 | 11페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
논리회로실험. 실험4. Multiplexer & Demultiplexer

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2015.10.09과목명: 논리회로실험(결과보고서)교수명: 최연익교수님 ... 있다.고찰 및 의의이번 실험에서는 논리 회로에서 신호의 전달과 선택과정에서 직접적으로 연결되어 있고 매우 필수적인 요소인 멀티플렉서와 디멀티플렉서의 개념과 회로의 구성 작동방식 ... 입력을 갖는 4x1 멀티플렉서를 74HC20과 74HC04를 이용해 다음 회로와 같이 구성한다.E-enable 입력,S _{0},S _{1}은 선택입력,D _{0}~D _{3

리포트 | 9페이지 | 2,000원 | 등록일 2015.12.21 | 수정일 2016.06.02

다운로드 장바구니
아주대학교 논리회로실험 실험1 Basic Gates 결과보고서

in following this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 논리회로실험 ... 했던 논리 게이트의 동작을 LED를 이용하여 직접 확인함으로서 보다 정확하게 이해할 수 있었다. 논리회로의 배열에 따라 아주 다양한 논리연산이 가능하다는 것도 또한 알 수 있었다.

리포트 | 7페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니

이전10개 32 33 34 35 363738 39 40 41 다음10개

파워링크

신청하기