"논리회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 논리회로 FPGA 게임 vhdl 실험12 멀티플렉서 자판기 설계 논리회로설계 아날로그

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계" 검색결과 641-660 / 4,401건

수 정렬회로 설계 결과보고서

디지털시스템 설계 실습 6주차 결과보고서학과전자공학과학년3학번성명※수 정렬회로 설계- 슬라이드 스위치에 두 개의 입력(a,b)- switch(ena)가 0일 경우7-seg에 두 ... 입력 출력- switch가 1일 경우 정렬된 수 출력핀할당실행결과연습문제 5번STD_LOGIC이 가질 수 있는 논리 값은 (‘x’, ‘0’, ‘1’, ‘z’, ‘W’, ‘L ... ’, ‘H’, ‘-’ )로 8가지다. 다음과 같이 subtype을 정의했을 때 my_logic이 가질 수 있는 논리 값은 무엇인가?subtype my_logic is std_logic

리포트 | 4페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
판매자 표지

부산대 어드벤처디자인 실험 7, 8 결과보고서(논리게이트)

의 기능에 대해 알아본다. 또한 논리회로를 간략화 하는 방법을 이해하고, AND, OR, NOT, XOR, NAND, NOR, NXOR 게이트를 사용하여 간략화 된 다단 논리회로 ... 을 하는 8:3의 논리 다이어그램과 진리표 작성3. 2:4 디코더를 사용하여 3:8 디코더를 설계 ... 실험 7, 8결과보고서1.진행한 실험에 대한 결과를 작성(이론과 실험데이터 비교)[실험 7]7.1 실험 목적기본적인 논리 게이트인 AND, OR, NOT, NAND, NOR 등

리포트 | 7페이지 | 1,500원 | 등록일 2022.04.09

다운로드 장바구니
부산대학교 기전실 학번 순차회로

논리회로 및 기초전자전기실험으로 배운 지식을 활용하여 학번을 출력하는 순차회로를 설계하는 과정입니다. 이론과 직접 설계해 보는 것은 다르고, 설계가 잘못 ... 분반의 경우 D Flip Flop을 사용한 회로와 JK Flip Flop을 사용한 회로 두 종류를 모두 설계하는 것이 예비 보고서였으며, 실험실에서는 둘 중 하나만 구현하는 것 ... 되었을 경우 실험실에서 모든 것을 처음부터 해야 하는 경우가 발생할 수도 있습니다. 주변에 학번 순차 회로부터 힘들어하는 친구들이 많아서 도움을 주고자 작성하게 되었습니다. 저희

리포트 | 9페이지 | 1,500원 | 등록일 2021.07.18

다운로드 장바구니
디지털시스템설계실습 전감산기 결과보고서

의 논리식에서 기본 게이트를 이용해 전감산기의 블록도를 그려라.1. 전감산기를 Verilog 또는 VHDL로 설계하고 다음에 코드를 나타내라.① 논리조합회로를 이용② if~then ... 에 대해 뺄셈 결과의 논리식을 XOR로 나타내라.실험 고찰이번실험은 전감산기를 설계하는 실험이었다. 전감산기는 3비트에 대해 산술 뺄셈을 실행하는 조합논리회로이다. 한 자리 이진수 ... 한 계산을 하는데 이를 VHDL로 설계해 볼 수 있어서 흥미로웠고, 설계를 논리조합을 이용해 정의하고 설계하는 방법과 if-elsif를 이용해서 하는 등 다양한 방법을 통해서 설계

리포트 | 4페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 4주차

분석 및 고찰결론참고 문헌1. 실험 목적- Xilinx ISE 프로그램에서 Verilog를 이용하여 연산회로를 설계하고 프로그래밍 해본다.2. 배경 이론- 연산회로(1) 덧셈 ... 는 방법이 같다.2) 연산회로 종류(1) 반가산기 : 두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리 회로.(2) 전가산기 : 두 개의 입력 ... 비트와 자리올림의 입력비트(Carry IN : Ci)를 합하여 합과 자리올림(Carry out : Co)을 출력시키는 논리 회로(반가산기의 입력에 자리 올림 입력 비트를 추가

리포트 | 14페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
판매자 표지

부울대수와 카르노맵의 공통적인 기본개념을 서술하고 각각의 장단점을 서술하시오

는 표기 방법이 소개되어야 한다. 2진 논리 계통에서는 부울 대수가 대표적인데 부울 대수란 디지털 게이트의 연결된 관계를 기술해주고 회로도를 대수적인 방법으로 표현하는데 사용되어진다 ... 공학을 공부할 때 보수를 배우는 목적과 디지털 논리회로에 보수회로가 끼친 영향이 어떤 것일지 의견 제시우리가 자주보는 2진수에서 1의 보수와 2의 보수로 알아보면 1의 보수는 0과 ... 고 불필요하게 0을 표현하는 방식이 두 개일 필요가 없어지기 때문에 좀 더 낫다고 보면 된다. 그리고 디지털 논리 회로 중에 보수기가 있는데 이것은 보수를 취하는 형태를 가지고 있

리포트 | 4페이지 | 2,000원 | 등록일 2022.12.13

다운로드 장바구니
한양대학교 융합전자공학 최초합 자기소개서, 학업계획서

하고 프로그래밍을 해본 경험이 있습니다. 간단한 2륜 구동 보행머신을 시작으로 휴머노이드 로봇까지 제작함에 있어 전기전자 분야에 관심을 갖게 되었습니다.전적대학교 디지털논리설계와 회로 ... 에 관심을 갖게 되었습니다. 전적대학교 디지털논리설계와 회로이론 전공 수업에서 직접 회로를 구성하고 더 효율적인 회로를 구성하기 위한 방법을 모색하는 실습을 진행했습니다. 이후 개인 ... 적으로 FPGA 설계 소프트웨어 Quartus를 사용하여 논리회로와 순차회로를 사용한 파형을 직접 분석해보고, 이를 통해 경제성을 고려한 가장 효율적인 금고를 제작해 보

자기소개서 | 4페이지 | 5,000원 | 등록일 2023.12.28

다운로드 장바구니
판매자 표지

FSM회로 구현 예비레포트

과 전자 논리 회로를 설계하는 데에 쓰이는 수학적 모델이다. 간단히 '상태 기계'라고 부르기도 한다.유한 상태 기계는 유한한 개수의 상태를 가질 수 있는 오토마타, 즉 추상 기계라고 ... 1. 실험 제목 [FPGA Board를 이용한 FSM 회로의 구현]2. 실험 목적-hardware description language(HDL)을 이해하고 그 사용방법을 익힌다. ... -FPGA 의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.3. 실험 장비Digilent Nexys4 FPGA Board, vivado design

리포트 | 5페이지 | 1,000원 | 등록일 2022.08.21

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab07(예비) / 2021년도(대면) / A+

화 한다.⑤ 적절한 논리 회로도를 설계한다.2. Materials and Methods가. 실험 장비HBE Combo-II SE3. Prelab(1) In-Lab 실습 0/1의 코드를 작성 ... an Introduction to the Verilog HDL.5) 한빛미디어. IT CookBook, 디지털 논리회로. 조합논리회로.6) ㈜한백전자. HBE-COMBO II – SE Verilog HDL 실습 Verilog HDL 문법 ... Logic을 설계 및 실험하고, Finite State Machine 등을 설계 실습한 뒤, 로직을 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
판매자 표지

마이크로프로세서, 마이크로 컨트롤러, 마이크로컴퓨터에 대하여 논하시오.

은 프로그램을 간단히 변경함으로써 많은 용도에 사용될 수 있다마이크로 컨트롤러마이크로 컨트롤러는 단일 통합 회로이고, 일반적으로 특정 애플리케이션에 사용되며 특정 작업을 구현하도록 설계 ... 한 집적 회로이다. “그것은 프로그램 가능한 다목적 실리콘 칩으로서, 클록 구동 방식이며, 레지스터 기반이며, 바이너리 데이터를 입력으로 받아들이고 메모리에 저장된 지침에 따라 처리 ... 한 데이터에 대해 모든 산술 및 논리 연산을 수행한다. “레지스터 어레이는 데이터 처리를 위한 임시 고속 액세스 메모리 위치로 작동하는 축전지(A), B, C, D등과 같은 일련

리포트 | 3페이지 | 2,500원 | 등록일 2023.05.25

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab08(예비) / 2021년도(대면) / A+

the Verilog HDL.3) 한빛미디어. IT CookBook, 디지털 논리회로. 조합논리회로.4) ㈜한백전자. HBE-COMBO II – SE Verilog HDL 실습 Verilog HDL 문법 ... 디지털 장치 제어를 실험하며 그의 controller를 설계한다. 또한 Behavioral level 모델링, Module instantiation을 이용한 Structural ... modeling 방법 등을 실험하고, 설계한 로직을 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.나. 실험 이론(1) 7-Segment Decoder- 7

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
서강대학교 디지털논리회로실험 6주차 결과보고서

회로)는 그 출력이 현재 입력 뿐만 아니라 이전 상태들의 영향을 받는 논리회로를 의미한다. Latch와 flip-flop은 순차논리회로 설계의 기본이 되는 function block ... 한다.2) Resisters의 동작원리를 이해한다.3) ISE의 simulation 기능에 대해 배운다.2. 배경이론 및 실험방법Sequential logic circuit(순차논리 ... 과 reset기능을 탑재하고 있다. 회로와 function table는 다음과 같다.S만 HIGH일 경우에는 Q만 HIGH가 되고, R만 HIGH경우에는 /Q만 HIGH가 된다

리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
예비보고서(5) 부호기복호기

실험제목 :부호기, 복호기- 예비보고서1. 목적논리회로는 일반적으로 조합논리회로와 순서논리회로로 구분된다. 조합논리회로는 실험 1 기본논리게이트에서 제시된 기본논리게이트들의 조합 ... 을 통해서 구성된 논리회로이고, 순서논리회로는 입력 신호의 순서에 따라서 동작과 출력이 다르게 나타나는 논리회로이다. 이 장에서는 조합논리회로의 기본적인 예가 되는 복호기와 부호기 ... 의 동작 원리 및 특성을 확인하고 부호 변환기의 동작을 살펴본다.2. 관련이론고정기능 조합논리회로에는 가산기, 비교기, 디코더, 인코더, 코드 변환기, 멀티플렉서, 디멀티플렉서 및

리포트 | 6페이지 | 2,000원 | 등록일 2020.10.14

다운로드 장바구니
[방송통신대학교] 디지털논리회로 기말시험(온라인)

는 임의순서를 갖는 카운터를 설계하시오.(상태표, 카르노도표, 논리회로도를 작성)해당 상태도와 같이 1(001), 3(011), 5(101)가 빠진 경우를 나타내야 하므로(A, B ... 2020학년도 1학기 기말시험(온라인평가) 제출용?교과목명:디지털논리회로?학번:?성명:?연락처:?평가유형:주관식형(과제물형, 주관식형, 혼합형 중 해당 유형 표기)?주관식형 ... :디지털 논리회로 문제풀이- 이하 과제 및 답안 작성 (※ A4용지 편집 사용)1. 2개의 D플립플롭으로 구성된 순서논리회로의 입력방정식이 다음과 같을 때 상태표, 상태도, 논리회로

방송통신대 | 8페이지 | 4,500원 | 등록일 2022.03.01 | 수정일 2022.03.10

다운로드 장바구니
판매자 표지

[A+, 에리카] 2021-1학기 논리설계및실험 MUX, DEMUX 실험결과보고서

Chapter 1. 실험 목적MUX, DEMUX를 이해하고 이를 회로로 설계할 수 있다.Chapter 2. 관련 이론ü 멀티플렉서와 디멀티플렉서는 서로 반대 동작을 수행하는 회로 ... 는 조합논리회로- 선택 변수 조합에 따라 많은 입력들 중 하나를 선택하여 그대로 출력으로 넘겨준다.- 제어변수가 n개일 때 입력선은 개가 존재하며, 이 중 하나의 입력이 선택되어 1

리포트 | 7페이지 | 2,500원 | 등록일 2023.02.28

다운로드 장바구니
논리회로실험 예비보고서3

를 이해한다.2. 실험에 대한 이론·가산기 : 두 개 이상의 입력을 이용하여 이들의 합을 출력하도록 하는 조합논리회로로, 반가산기와 전가산기로 나눌 수 있다.-반가산기2개의 비트 A ... 와 B를 더해 합 S와 올림수 C를 출력하는 조합논리회로로 올림수와 합에 대한 부울 대수식을 표현하면C=A BULLETB,S=A OPLUSB와 같다.-전가산기2개의 비트 A, B ... 와 하나의 자리올림수C _{i`n}를 더해 합 S와C _{out}를 출력하는 조합논리회로로C _{out}와 합에 대한 부울 대수식을 표현하면C _{out} =C _{i`n} (A

리포트 | 8페이지 | 1,500원 | 등록일 2020.09.18

다운로드 장바구니
전전설2 실험1 결과보고서

실험1. TTL design9/1~9/8전자전기컴퓨터공학부결과보고서1. 실험 목적TTL을 이용한 논리 회로 구성을 이해하고 다음과 같은 내용을 포함하여 실험 및 설계 능력을 함양 ... 한다.- OR 게이트논리 회로 실험- XOR 게이트논리 회로 실험- 반가산기 회로 실험- 전가산기 회로 설계2. 배경 이론 및 사전조사[2-1] TTL과 CMOS의 입력 및 출력 ... ] 1-bit 반가산기와 전가산기에 대하여 논리 회로도 및 동작을 조사하시오.두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리 회로이다.Sum은 A

리포트 | 8페이지 | 2,000원 | 등록일 2022.11.30

다운로드 장바구니
메카트로닉스 순차논리회로 -99카운터 실습 레포트

메카트로닉스 및 실습실습보고서[순차논리회로(99카운터)]■과목명:■담당교수:■제출일:■학과:■학번:■성명:■조:1.실험 개요- 실험 목적99 순차 카운터를 설계하는 것이 실험 ... 의 목적입니다.7 세그먼트를 2개를 통해 0부터 99까지의 숫자를 표시하는 실험을 진행하고 이를 작동시키는 방법을 알아본다.- 순차논리회로란?입력 값에 따라 출력 값이 결정되는 조합 ... 논리회로와는 달리 현재의 입력 값 뿐만이 아닌 기억소자인 플립플롭에 저장되어 있는 정보에 의해 결정되는 논리회로입니다.- 실습에 사용된 핵심 부품7 세그먼트 장치74LS47 IC

리포트 | 4페이지 | 2,000원 | 등록일 2021.04.30

다운로드 장바구니
판매자 표지

신재생에너지 발전 실험, 실습 PPT

.4.2 디지털회로논리 연산 을 실시하는 회로 디지털 신호를 기억하는 회로 혹은 두가지 기능을 가지는 디지털 회로이다. 작은 규모에서는 논리 소자 기호로 설계할 수 있지만, 규모 ... 다 디지털 회로에는 논리회로와 기억회로로 나뉜다 . 논리회로는 마이크로프로세서와 연산회로 , 기억회로는 RAM 과 ROM 으로 세분화된다 . 아날로그회로에는 증폭회로 , 변복조회 ... 가 커지면 힘들어진다 6.4.2.1 논리회로소형 처리기라고도 한다 컴퓨터의 중앙 처리 장치(CPU)를 단일 집적 회로(IC) 칩에 집적시켜 만든 반도체 소자이다. 컴퓨터 속에서 연산

리포트 | 29페이지 | 2,000원 | 등록일 2023.01.11

다운로드 장바구니
아날로그및디지털회로설계실습9(4-bit Adder 회로 설계)-결과보고서

설계실습 9. 4-bit adder 회로 설계요약논리회로의 기본적인 디지털 회로라고 할 수 있는 전가산기 회로에 대해 실험을 하였다. 전가산기 회로는 피가수, 가수, 자리올림수의 ... 인 점을 알 수 있었다.3. 결론 및 검토사항9-5-1 본 설계실습에서 무엇을 하였으며 그 결과는 어떤가? 수치를 포함하여 요약한다.→ 논리회로의 기초적인 디지털 회로인 전가산기 ... + Cin·(AOPLUS B) 이다. 보고서에 사용된 그림은 브레드보드에 구성된 회로를 직접 촬영한 사진들이다.2. 설계실습 내용 및 분석9-4-2 설계한 전가산기 회로의 구현

리포트 | 7페이지 | 1,000원 | 등록일 2020.09.24

다운로드 장바구니

이전10개 28 29 30 31 323334 35 36 37 다음10개

파워링크

신청하기