"논리회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 논리회로 FPGA 게임 vhdl 실험12 멀티플렉서 자판기 설계 논리회로설계 아날로그

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계" 검색결과 601-620 / 4,402건

Falling edge detector / 하강엣지 검출기 / 베릴로그 코드, 테스트벤치(모델심 시뮬레이션용), 설명 포함 docx파일 / 베릴로그코드/ 디지털시스템설계

Prob.2 Falling Edge Detector1) Falling_Edge_Detector.v//Verilog code for Falling Edge Detector using Moore FSMmodule Falling_Edge_Detector(sequence_in..

리포트 | 3페이지 | 2,000원 | 등록일 2020.10.18

다운로드 장바구니
7주차 다이오드 결과보고서 (ㅇㅎ대, A+)

Circuit다이오드로 구현되는 AND, OR 논리회로를 참고하여 Z=AB+CD를나타내는 논리회로를 다이오드 6개를 통해 설계하고 Truth Table을 측정을 통해 완성 ... CircuitBoolean 함수 Z=AB+CD를 만족하는 논리회로를 설계하기 위해 AND gate 2개와 OR gate 1개가 필요하다. 주어진 논리식과 다이오드를 이용한 AND, OR gate ... 게이트의 입력에 연결하면 그 OR게이트의 출력 Z는 AB+CD가 될 것이다.다이오드로 구현한 조합논리회로의 설계과정ABCD=1111 일 때의 출력은 1이다.위의 그림과 같이 입력 A

리포트 | 9페이지 | 1,000원 | 등록일 2021.10.07 | 수정일 2021.10.21

다운로드 장바구니
서울시립대 전전설2 Lab-01 예비리포트 (2020 최신)

gate, XOR gate, 가산기 등 여러 논리회로를 디자인한 후 실제로 설계하여 실험능력을 함양한다.2. 배경이론 및 사전조사디지털 설계는 다양한 장점이 있다. 1에 대응 ... 적 간단한 논리 회로를 구현할 수 있다. Standard logic IC에는 TTL 패밀리와 CMOS 패밀리가 있다(첫 주 실험은 TTL 이용). 이에 반해 ASIC 방식은 복잡 ... 한 논리 회로를 구현할 때 사용되고 빠르게 동작한다는 장점이 있다. ASIC 방식 중 Full custom IC는 대량 생산에 특화되어 있고 단가가 싼 장점이 있지만 한번 만들어지

리포트 | 9페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
아날로그 및 디지털회로설계실습 실습8(래치와 플립플롭)결과보고서

결과보고서(설계실습 8. 래치와 플립플롭)아날로그 및 디지털 회로 설계실습설계실습 8. 래치와 플립플롭요약 : 순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대해 ... ) 설계회로도를 참고하여 아래와 같이 RS-Latch를 설계하였다.RSQQB회로를 구성한 다음, 다음 표와 같이 순서에 따라 입출력을 확인하였다.RS사진QQB ... 할 수 있었다.전반적인 실험의 결과는 매우 만족스러웠다. 설계한 RS-Latch 회로가 잘 동작하였으며, 래치와 플립플롭의 기능에 대해서 알아볼 수 있었다.

리포트 | 6페이지 | 1,000원 | 등록일 2020.09.24

다운로드 장바구니
Verilog HDL을 이용한 로직게이트설계 및 FPGA를 통한 검증 예비레포트 7segment(fnd)

다. 산술논리장치는 컴퓨터 중앙처리장치의 기본 설계 블록이다. 많은 종류의 전자 회로는 어떤 형태의 산술연산을 계산하는 데 필요한데, 심지어 디지털 시계에 있는 작은 회로 ... Unit)산술 논리 장치(arithmetic logic unit)는 두 숫자의 덧셈, 뺄셈 같은 산술연산과 배타적 논리합, 논리곱, 논리합 같은 논리연산을 계산하는 디지털 회로이 ... 조차도 현재 시간에 1을 더하고, 언제 알람을 울려야 하는지를 검사하는 작은 산술논리장치를 지녔다.다음 그림은 오른쪽 표에 따라 작동하는 ALU 회로의 구성이다. ALU는 여러 직접회로

리포트 | 5페이지 | 1,000원 | 등록일 2021.06.20

다운로드 장바구니
8주차 예비 - 인코더와 디코더 회로

기초회로실험1전자공학부10주차실험제목 : 인코더와 디코더 회로실험목적 : (1) Encoder와 Decoder의 기능을 익힌다.(2) 부호변환 회로의 설계방법을 익힌다.(3 ... 한 상태 또는 명령으로 나타내는 회로를 decoder라고 한다.(1) 디코더(Decoder) : 디코더는 코드화된 입력을 출력으로 변환하는 다중-입력, 다중-출력논리 회로이 ... 입력이 존재한다면 반드시 정상적인 논리출력을 얻기 위해서는 인에이블 신호가 회로에 인가되어야 한다. 그렇지 않으면 모든 입력 데이터의 디코더 맵은 disabled되어 단일상태의 출력

리포트 | 5페이지 | 1,500원 | 등록일 2020.10.01

다운로드 장바구니
(A+)중앙대 아날실, 아날로그 및 디지털 회로 설계실습 (8번실습 예비보고서)

1. 실험 목적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.2. 준비물NAND gate(74HC00 ... ): 6 개Inverter (74HC04): 3 개오실로스코프: 1 대브레드보드: 1 개파워서플라이: 1 대함수발생기: 1 대점퍼선: 다수3. 설계실습 계획서3-1 RS 래치

리포트 | 4페이지 | 1,000원 | 등록일 2025.02.26

다운로드 장바구니
판매자 표지

중앙대학교 아날로그및디지털회로 결과보고서 10

설계실습 내용 및 분석8-4-1 PSPICE를 활용한 RS 래치 구현 및 동작PSPICE를 사용하여 아래 그림의 회로를 구현 및 동작시키고, 결과값이 아래 실험의 결과값과 같 ... 이 발생하였다. 처음에는 이를 모르고 논리 게이트 소자의 불량, 회로를 잘못 구성한 것으로만 판단하여 회로를 다시 구성하고, 실험 장비, 소자 등을 교체하고 여러 차례에 걸쳐 실험 ... 은 지 비교한다.구성한 회로는 위의 사진과 같다. CLK의 경우 5V로 계속 high를 넣어줄 때와 0V의 low를 계속 넣어줄 때로 나누어 분석을 진행한다.먼저 CLK가 5V, 즉

리포트 | 11페이지 | 2,500원 | 등록일 2025.04.06

다운로드 장바구니
2019년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 예비9, 4-bit Adder 회로 설계

1.실습 목적조합 논리 회로의 설계 방법을 이해하고 조합 논리 회로의 한 예로 가산기 회로를 설계한다.2.실습 준비물부품저항 330Ω, 1/2W, 5% 10개Inverter 74 ... 10개switch 10개3.설계실습 계획서3.1 전가산기(A) 전가산기에 대한 진리표를 작성한다(B) Karnaugh 맵을 이용하여 간소화 된 Sum of product 또는 Product of sum 형태의 불리언식을 구한다.

리포트 | 4페이지 | 1,000원 | 등록일 2020.09.05

다운로드 장바구니
3장 진리표 예비

의 보수들을 OR 연산한 것 과 같다.라. 조합논리회로 설계조합논리회로는 입력의 조합에 의해서만 출력이 결정되는 회로이다. 조합논리회로를 설계하기 위해서는 우선 설계하려는 회로의 기능 ... 디지털공학실험 ? 진리표 예비보고서1. 목적가. 부울대수의 기본 논리 연산과 정리를 이해한다.나. 논리회로를 이용하여 논리식을 표현하고, 회로를 간략화하는 방법을 공부 ... 111100010000AB입력출력ABF111100010000다. (A'B'C + A'B)' = A + (BC)' 의 관계식을 증명하고, 이를 논리회로로 표현하라.(A'B'C + A'B)' = (A'B

리포트 | 8페이지 | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 2주차 예비+결과(코드포함) HBE-Combo2-SE board

가. 실험목표1)Xilinx를 활용하여 간단한 논리 게이트를 설계하고, 이들을 이용하여 Instance Symbol 기능을 활용하여 복잡한 회로를 설계한다.2)Isim을 활용 ... 하여 설계한 게이트 및 회로의 동작을 Simulation하고 이론과 비교 및 확인한다.나.이론적배경1)OR gate는 두 입력이 모두 0일 때만 출력이 0이고, 나머지 경우엔 출력 ... 이 1인 논리 게이트이다. XOR gate는 두 입력이 서로 다를 때 출력이 1이고, 두 입력이 같을 때는 출력이 0인 논리 게이트이다.2)Half Adder는 XOR gate

리포트 | 8페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

다운로드 장바구니
컴퓨터구조 ) 에지트리거형 플립프롭(D-, JK-, T-)의 특성을 비교하고 설명해보자

게이트는 AND, OR, NOT 등의 게이트가 사용될 수 있으며, 회로 구성은 게이트 선택 및 논리적 설계에 따라 다양할 수 있다. 은 D 플립플롭의 상태도를 나타낸 것이다. JK ... 의 진리표CPTQ(t+1)0XQ(t)10Q(t)11/Q(t)T-플립플롭은 디지털 논리 회로에서 사용되는 플립플롭의 한 종류이다. T-플립플롭은 T 입력과 클록(Clock) 입력을 가지 ... 이 없으므로 회로도에는 나타나지 않는다. 일반적으로 D-플립플롭의 회로는 D 입력과 클록(Clock) 입력을 논리 게이트로 연결하고, 그 결과를 출력(Q)에 연결하여 구성된다. 논리

리포트 | 7페이지 | 5,000원 | 등록일 2023.12.14

다운로드 장바구니
판매자 표지

2025년 에이디테크놀로지 반도체 설계 엔지니어 직무 합격 자소서

수업 중 디지털 및 아날로그 회로, VLSI 설계, 반도체 물리학을 집중적으로 공부하며, Cadence, Synopsys, ModelSim 등 설계 도구를 다루는 프로젝트에 참여 ... 했습니다. 이 과정에서 회로 설계부터 시뮬레이션, 검증까지 전반적인 실무 프로세스를 체험하며 문제 해결력을 키웠습니다.특히, 반도체설계기사 자격증을 준비하며 관련 이론을 체계 ... 적으로 정리했고, 실무 문제를 해결하는 과정에서 논리적 사고와 설계 최적화 역량을 크게 향상시켰습니다. 자격증 시험 준비는 단순한 학습을 넘어 설계 실무에 적용 가능한 기술들을 심도 있

자기소개서 | 4페이지 | 3,000원 | 등록일 2025.06.25

다운로드 장바구니
CMOS 3치 논리 게이트를 이용한 3치 저장 소자 설계 (A Design of a Ternary Storage Elements Using CMOS Ternary Logic Gates)

본 논문에서는 3치 논리 게이트를 바탕으로 하는 3치 데이터 처리를 위한 3치 flip-flop을 설계하였다. 제안한 flip-flop들은 3치 전압 모드 NMAX, NMIN ... , INVERTER 게이트를 사용하여 설계하였다. 또한 CMOS 기술을 사용하였고 다른 게이트들 보다 낮은 공급 전압과 낮은 전력소모 특성을 포함하고 있다. 제안한 회로는 0.35um ... 표준 CMOS 공정에서 설계되었고 3.3v의 공급 전압원을 사용하였다. 제안된 3치 flip-flop 구조는 3치 논리 게이트를 사용하여 VLSI 구현에 적합하고 높은 모듈

논문 | 7페이지 | 무료 | 등록일 2025.07.11 | 수정일 2025.07.19

다운로드
시립대 전전설2 Velilog 결과리포트 3주차

) 장비노트북Xilinx ISE 프로그램HBE-Combo Ⅱ-DLD4. 예상결과- Schematic을 이용하여 게이트를 직접 그려서 논리 회로를 설계하고 시뮬레이션 및 프로그래밍 했 ... 적 또는 수학적인 알고리즘을 사용해서 시스템의 기능을 기술하는 것을 말한다. 주로 조합논리회로와 순차논리회로의 설계, 설계된 회로의 시뮬레이션을 위한 테스트 벤치의 작성에 사용 ... 던 이전 실험과 달리 Verilog HDL 코드를 작성하여 실험을 하기 때문에 복잡하고 생소한 Verilog HDL 문법을 이해하고 숙지한 상태가 아니라면 회로를 설계하는데 어려움

리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

다운로드 장바구니
논리회로실험 A+예비보고서 1 Basic Gates

Algebra-논리적인 상관관계를 주로 다루며, 0(거짓)과 1(참)의 2가지 값만을 처리한다. 이는 컴퓨터 시스템의 전기적인 논리회로의 상태와 서로 대응되는 성질을 가진다.-변수(논리 ... 변수)사이의 진리표(True table) 관계와 논리도의 입출력 관계를 대수 형식으로 표현하고, 회로를 간소화하기 위해 Boolean Algebra를 사용한다. ... circuit을 설계할 수 있다.-설계한 Logic circuit으로 Boolean equation과 De Morgan의 법칙에 대하여 알아볼 수 있다.2) Boolean

리포트 | 9페이지 | 1,000원 | 등록일 2020.10.09

다운로드 장바구니
판매자 표지

[아날로그 및 디지털 회로 설계실습] 예비보고서8

아날로그 및 디지털 회로설계실습(실습8 예비보고서)소속전자전기공학부담당교수수업 시간학번성명예비 보고서설계실습 8. 래치와 플립플롭실습날짜2021.11.08. 17시교과목 번호제출 ... 기한2021.11.07. 24시작성자제출날짜(이클래스)2021.11.07.1. 목적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 ... board)1 대함수발생기 (Function Generator)1 대파워서플라이 (Power supply)1 대점퍼선다수3. 설계실습 계획서3.1 RS 래치의 특성 분석(A) RS 래치

리포트 | 4페이지 | 1,500원 | 등록일 2022.09.14

다운로드 장바구니
판매자 표지

아날로그및디지털설계실습 예비보고서 8주차

아날로그 및 디지털 회로 설계실습예비보고서 88. 래치와 플립플롭8-1. 실습목적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 ... board)1개파워서플라이 (Power supply1대함수발생기 (Function generator)1대점퍼선다수8-3. 설계실습 계획서8-3-1 RS 래치의 특성 분석(A) RS 래치

리포트 | 3페이지 | 1,000원 | 등록일 2025.07.26

다운로드 장바구니
10. 7-segment / Decoder 회로 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]

아날로그 및 디지털 회로 설계 실습-실습 10 예비보고서-7-segment / Decoder 회로 설계소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.11.18 ... 하며, 7개의 segment 를 점등하기 위해 7개의 출력 bit 가 필요하다.실험에서 사용하는 74LS47 디코더의 핀 구성도와 논리회로도, 진리표, 7-Segment 출력 ... -Segment 구동 회로 설계Decoder 와 7-segment 를 이용한 7-segment 구동 회로를 설계한다.( Hyperlink "https://knshwj.tistory.c

리포트 | 12페이지 | 1,000원 | 등록일 2022.11.01 | 수정일 2023.01.03

다운로드 장바구니
한양대 융합전자공학부 학업계획서 (비동일계)

디드 시스템’ 등의 수업에서는 전압과 전류의 흐름, 회로 설계의 논리, PWM 신호 처리, 센서 입력과 모터 제어 등의 전자적 요소들을 심도 깊게 배웠습니다. 특히 아두이노 ... 로, 통신·반도체·제어·디스플레이·에너지 등 모든 공학 분야의 기반을 제공합니다. 저는 학문적 성장과 진로 방향을 모색하던 중, 단순한 회로 설계나 장치 개발을 넘어서 전자공학 ... 에너지 회로 설계 등 전자공학의 새로운 흐름에도 발 빠르게 대응하고 있으며, 이는 제가 추구하는 미래 비전인 ‘기술을 통해 사회 문제를 해결하고 새로운 산업을 창출하는 창의적 공학자

자기소개서 | 5페이지 | 4,000원 | 등록일 2025.07.10

다운로드 장바구니

이전10개 26 27 28 29 303132 33 34 35 다음10개

파워링크

신청하기