"논리회로실습"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

성결대 논리회로 아날로그 전전설2 래치와 플립플롭 4bit adder 결과 FPGA 사칙연산 디지털 설계 4bit adder 회로 설계 논리게이트

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실습" 검색결과 581-600 / 1,044건

자격증 워드 필기 합격전략 및 3과목 요약

. 자, 문자출력 형태숫자, 문자연산 형식산술, 논리 연산, 비연속연산 속도느림구성 회로논리 회로프로그래밍필요함정밀도필요한 한도까지기억 기능있음적용성범용< Point 5 > 자료 ... 더 공부해서 평균 70점으로 합격하였습니다. 1,2,3과목 중 3과목만 요약되어 있는 이유는 1과목은 기출만 봐도 금방 나오며 2과목은 보면서 컴퓨터로 실습하는 과목이므로 독학 ... 습니다. 꼭 실습해보시고 익히시기 바랍니다.3. 3과목3과목 중 기출문제로 공부하기가 상당히 어려웠습니다. 공통된 부분이 많이 보이지 않고 기출문제 풀 때 거의 과락점수가 나왔

시험자료 | 11페이지 | 1,500원 | 등록일 2016.10.11

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제10주 Lab09 Pre

– Verilog HDL 실습 Lab#09 Application Design Ⅱ Text-LCD Control, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제05주 Lab04 Pre

.실험에 필요한 배경 지식1-bit Full SubtractorSubtractor는 Input A and B를 빼주는 논리 회로이다. Subtractor는 Input A - Input ... .Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... 교안 – Verilog HDL 실습 Lab#04 Combinational Logic Design, Arithmetic Logic and Comparator, 서울시립대학교

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
포항공과대학교 대학원 입학 자기소개서 (포항공대, 포스텍)

적으로는 일의 결과물이 인간의 삶의 질 향상에 기여하는 것입니다.디지털 회로에 관심이 많아 이를 주로 연구하시는 교수님 밑에서 FFT 프로세서의 성능 비교 및 verilog 설계 ... . 대학원 진학 후 디지털 회로의 하드웨어적인 구현을 위한 verilog를 열심히 배우고 싶습니다. 그뿐만 아니라 영상, 통신 등에 대한 기본적인 이론에 관해서도 공부할 것입니다. 자기 ... 가 되겠습니다.2. 연구계획많은 전공과목 중 회로 관련 과목인 ‘전자회로’와 ‘디지털시스템설계’에 가장 큰 흥미를 느꼈습니다. 전자회로1은 BJT와 MOS 회로에 대한 계산 방법

자기소개서 | 2페이지 | 3,600원 | 등록일 2017.07.15 | 수정일 2020.11.03

다운로드 장바구니
vhdl 기본적인 논리회로 설계

·VHDL 설계 실습 결과보고서VHDL Lab_01일시2013-9-24전공실습시간학번이름제목기본적인 디지털 논리회로의 설계실습 목적디지털 논리회로는 schematic과 같이 ... 그래픽으로 설계하거나 VHDL과 같이 택스트로 프로그래밍하여 설계할 수이 있다. 본 실습에서는 기본 논리 게이트로 구성된 회로를 schematic과 VHDL로 각각 설계하여 시뮬레이션 ... 하고 DigComV32에 다운로드하는 과정을 실습함으로써 논리회로 설계 과정과 설계 방식의 차이점과 장단점을 비교한다.실습 내용실습 결과진리표IN : A, B, C, D OUT

리포트 | 3페이지 | 1,000원 | 등록일 2013.10.30

다운로드 장바구니
02 논리회로설계실험 결과보고서(전,반가산기)

, 동작적,자료흐름적 모델링과 같은 결과를 나타냄을 볼 수 있다.3. 고찰VHDL을 이용하여 반가산기와 전가산기를 설계하는 실습을 진행하였다. 이 전까지는 논리회로를 설계하는 방법 ... 논리회로설계 실험 결과보고서 #2실험 2. 반가산기와 전가산기 설계1. 실험 목표VHDL을 이용하여 반가산기와 전가산기를 설계한다.각 게이트를 설계 할 때, 동작적 모델링과 자료 ... ) Schematic Design1) Design2) Wave Form3) 결과 분석Schematic Design으로 설계하는 방법은 모델링 방식과는 다르게 논리회로를 그려 설계한다. 방법은 다르

리포트 | 9페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)2주차예비

요소들 간의 내부 연결 상태를 그림으로 표현하여 각종 함수(논리 함수 등)들과 입력 단자들을 시각적으로 확인하여 회로를 구현할 수 있는 기능을 뜻한다.마. Ripple Carry ... 소프트웨어로 게이트어레이나 디지털 신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 ... 설계 실습을 위한 장치로 회로에서 많이 사용되는 Switch, LED와 같은 주변 장치를 위주로 구성하여 장비의 크기를 간단하게 만든 모델이다. 가장 큰 특징

리포트 | 12페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
정신간호실습 조현병 case 간호과정_충동적 감정 및 행동조절능력 부족과 관련된 폭력의 위험성, 종교적인 사고와 관련된 사고내용장애

REPORT정신 실습_조현병 CASE목차1. 문헌고찰12. 정신건강 사정10(1) 대상자의 일반적 정보10(2) 주 호소10(3) 현병력10(4) 과거력10(5) 발달력 11(6 ... 될 수 있다.② 뇌의 구조적 이상- 뇌의 구조적 이상은 신경회로 간 소통 붕괴를 초래하여 조현병의 위험을 높일 수 있다. 컴퓨터단층촬영, 자기공명영상, 양전자방출 단층촬영과 같 ... 논리적 사고, 판단력 손상불쾌감, 우울, 절망감, 적대감?이러한 모든 증상들은 결과적으로 개인의 기능에 영향을 미치게 되어 직업기능이나 대인관계 기능, 자가간호능력 등에 부정적인

리포트 | 14페이지 | 4,000원 | 등록일 2019.10.12 | 수정일 2019.10.18

다운로드 장바구니
FSM 설계 2

Introduction 이번 실습은 FSM을 설계하는 것으로, 순차논리 회로이다. 이번 실습에는 FSM 중에서도 Moore Machine을 사용한다. Moore Machine ... 을 통한 클락의 변화에 따라 값이 변하는 counter 두가지를 설계하려고 한다. 순차논리 회로의 종류와 그 특징들을 알아보겠다. ◎ FSM ■ Finite State Machine ... ● 일정한 천이 가능한 상태 내에서만 동작하는 순차 논리회로 ● FSM 의 출력과 다음태는 현재 상태와 출력에 의해 결정 ※ Machine 은 다시 두가지로 구분된다 - Mealy

리포트 | 16페이지 | 2,000원 | 등록일 2014.11.04 | 수정일 2022.11.04

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)3주차결과

-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치로 회로에서 많이 사용되는 Switch, LED와 같은 주변 장치를 위주로 구성 ... (Essential Backgrounds for this Lab)가. HDL(Hardware description language)말 그대로 하드웨어를 표현하는 언어라는 뜻으로 전기, 전자회로적인 ... 가 있다.나. Verilog HDLVerilog는 HDL 중 하나로 전자 회로 및 시스템에서 쓰이며 회로 설계 및 검증, 구현 등의 용도로 사용된다. Verilog 코딩 시 영어

리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제09주-Lab08-Post

Design @ 7-segment and Piezo Control, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... 을 이용하여 Piezo Controller와 7 Segment가 정상 동작함을 확인하였다.Reference교안 – Verilog HDL 실습 Lab#08 Application

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
[VHDL][논리회로] 자판기 설계(3가지,반환)

[VHDL][논리회로] 자판기 설계(3가지,반환)A+받은 설계 입니다실습 최종 과제 였고 최선을 다해서 만들고교수님한테도 칭찬 받은 설계입니다.코인 반환과 잘못된 코인 입력시 반환기능도 있습니다

리포트 | 1,000원 | 등록일 2014.11.15 | 수정일 2018.05.17

다운로드 장바구니
AD컨버터 결과보고서

적으로 실행하는 것이다. 천칭이 비교기로, D/A컨버터가 추의 집합으로, 그리고 추를 올려놓거나 내려놓거나 하는 동작은 순차 비교 논리회로가 실행하고 있다. 자세히 살펴보면V ... 실험(4)결과보고서(9장 A/D 컨버터)1. 실험 결과1) A/D 컨버터로 광센서 읽기(실습13)실습13은 A/D 컨버터의 기능을 이용하여 광다이오드에서 출력되는 빛의 양에 대한 ... 아날로그 신호를 받아 디지털로 변환한 뒤, 이를 Array-FND에 표시하는 실습이다. 결선 방법은 위의 사진과 같은데 먼저, MCU 모듈 포트 E의 PE7~0를 Array

리포트 | 4페이지 | 1,000원 | 등록일 2015.11.09

다운로드 장바구니
a+++ 꼼꼼한 케이스 간호학과 정신간호 실습 폐쇄병동 조현병 [schizophrenia] 진단5개 과정2개 S0 Data #1 왜곡된 인지처리 과정과 관련된 감각지각 장애 #2 대인관계 수립의 부족과 관련된 사회적 상호작용 장애

Ⅰ. 서론송추정신병원 실습을 나오기 전 정신간호학 시간에 병동에서 가장 많이 나타나는 질병 중 조현병에 대해 배우게 되었는데 망상, 환각, 등 다양히 나타나는 증상을 가진 환자 ... 가 전달되면 전두엽은 과부하된 메시지를 뇌 기저 신경절로 보낸다. 전두엽으로의 메시지 전달을 늦추기 위해 시상으로 메시지를 보낸다. 전두엽의 기능장애는 이런 피드백 회로가 수행하는 능력 ... 소통 양상(언어적 논리성, 적절성, 말수가 많은지, 혼돈, 기억장애) : 목소 리가 굉장히 크며 자세하게 대답해준다. 목소리의 속도는 적당하나 발음이 또렷하지 않다.(2) 감각

리포트 | 17페이지 | 2,000원 | 등록일 2020.06.10

다운로드 장바구니
VHDL을 이용한 논리 게이트 실습

VHDL 및 실습ReportQuartusⅡ를 이용한 기본 논리게이트 실습제출일2013년 3월 18일제출기한2013년 3월 18일담당교수최 종 성 교수님학과전 자 공 학 과학번 ... 2009144029이름우 경 제1. 실습명 : QuartusⅡ를 이용한 기본논리게이트(And,Or,Nand,Nor,Not,Xor,Xnor)의 설계 및 실습2. 실습목표 :(1 ... ) QuartusⅡ로 기본논리게이트 설계를 Schematic과 VHDL로 해보고 비교해본다.(2) 기본논리게이트의 반복설계로 QuartusⅡ를 숙달한다.3. 이론 :(1) 기본논리게이트

리포트 | 28페이지 | 1,000원 | 등록일 2014.05.31 | 수정일 2014.06.02

다운로드 장바구니
논리회로실험 - 제 10장 KIT의 출력방식 중 하나인 7-segment를 통하여 디지털 시계를 설계 결과보고서

1. IntroductionVHDL의 순차 논리 회로 설계에서 KIT의 출력방식 중 하나인 7-segment를 통하여 디지털 시계를 설계해보고 이를 Training Kit에 검증 ... 은 VHDL의 순차 논리 회로 설계에서 KIT의 출력방식 중 하나인 7-segment를 통하여 디지털 시계를 설계해보고 이를 Training Kit에 검증해보는 실험이었다. 7-s ... 해보는 실험이다. 또한, LCD display에 대해서 저번 시간에 이론적으로 공부해보았다. 이를 통하여 LCD display도 KIT에 올려서 실습해자.이번 실험

리포트 | 32페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
FSM 설계

는 counter 두가지를 설계하려고 한다. 순차논리 회로의 종류와 그 특징들을 알아보겠다. ◎ FSM ■ Finite State Machine ● 일정한 천이 가능한 상태 내 ... 에서만 동작하는 순차 논리회로 ● FSM 의 출력과 다음태는 현재 상태와 출력에 의해 결정 ※ Machine 은 다시 두가지로 구분된다 - Mealy machine - Moore ... Design 1) Describe what your circuit does FSM - 이번 실습에 사용될 순차회로는 정확하게 표현하면 Moore Machine을 이용

리포트 | 17페이지 | 2,000원 | 등록일 2014.11.04 | 수정일 2022.11.04

다운로드 장바구니
VLSI 설계 및 프로젝트 실습 (인하대학교 전자공학과) CMOS AND,OR Layout Simulation 결과 보고서

설계 방법우리는 앞선 실습에서 NAND와 NOR, Inverter를 Layout과 NETLIST로 작성하였다.AND와 OR는 지금까지 제작한 3가지의 회로를 조합하면 만들 수 있 ... VLSI 설계 및 프로젝트 실습 REPORTCMOS AND, OR Layout 및 Simulation1. 실험목표이번 실험의 목표는 Magic Tool을 이용하여 CMOS AND ... 회로와 OR회로의 Layout을 그려보고 Layout에서 기생소자를 추출하여 기생소자를 포함한 NETLIST와 직접 작성한 NETLIST를 HSPICE로 시뮬레이션하여 그 결과

리포트 | 11페이지 | 2,000원 | 등록일 2015.09.30

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)3주차예비

을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치로 회로에서 많이 사용 ... , 전자회로적인 특성을 기술하는 언어이다. 원하는 동작을 구현할 수도 있고 구조 또한 기술 가능하다. C 등등의 다른 언어와도 비슷하나 특정 시간이나 동시성을 표현할 수 있다는 점 ... 에서 그 차이가 있다.나. Verilog HDLVerilog는 HDL 중 하나로 전자 회로 및 시스템에서 쓰이며 회로 설계 및 검증, 구현 등의 용도로 사용된다. Verilog 코딩

리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
인하대학교 전자공학과 디지털논리회로 sequence detector

010 sequence detector`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: //..

리포트 | 3페이지 | 1,000원 | 등록일 2017.10.15

다운로드 장바구니

이전10개 25 26 27 28 293031 32 33 34 다음10개

파워링크

신청하기