"논리회로실습"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

성결대 논리회로 아날로그 전전설2 래치와 플립플롭 4bit adder 결과 FPGA 사칙연산 디지털 설계 4bit adder 회로 설계 논리게이트

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실습" 검색결과 501-520 / 1,070건

논리회로설계실험 FlipFlop Register 예비보고서

논리회로설계 실험 예비보고서 #7실험 6. 조합 회로 설계- Flip-flop, Register실험 목표Latch와 Flip-flop 그리고 레지스터에 대하여 알아 본다. 그 후 ... Flip-flop의 종류 중 하나인 JK Flip-flop의 진리표, 특성표, 상태도, 논리 기호, Nor 게이트를 이용한 회로도를 바탕으로 비동기 입력 신호를 제외하여 VHDL ... 에 관계없이 모든 입력을 계속 감시하다가 언제든지 출력을 변화 시키는 비동기식 순서논리소자이다. 기본적인 래치회로는 NAND 게이트 또는 NOR 게이트 2개로 구성할 수 있으며 이

리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 예비레포트 3주차 Lab03 Introduction to Verilog HDL

_x실제 핀LED 12LED 11LED 10LED 9[실습6]: 다음의 1-bit full adder 회로를 gate primitive 방법으로 설계하시오.(1) Verilog ... , Gate Primitive, Behavioral modeling 이 세가지의 Verilog HDL 언어의 기본 사용법을 통해 디지털 논리회를 설계하는 방법을 학습한다.2. 배경 ... 이야기하고자 한다.HDL이란 하드웨어(회로)의 특징(기능 및 동작)을 기록하여 서술할 때 사용되는 언어이다. 다시 말하면 하드웨어를 묘사하기 위한 언어로 하드웨어를 구성할 시에 일일이

리포트 | 17페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
디시설 - 인코더, 디코더 설계

와 디코더의 VHDL 코드 설계방법을 숙달한다.실습 내용실습 결과디코더- 디코더란?: n비트의 이진 코드를 최대2^{ n}가지의 정보로 바꿔주는 조합 논리회로로 다수의 입력신호로 서 ... 1개의 출력신호를 얻는 즉, 인코더 동작와 반대로 동작하는 논리회로이며 복호화기라고 도 한다.디코더의 블록도*3x8 디코더의 진리표입력출력x2x1x0D0D1D2D3D4D5D6D ... 해 서 복잡한 디지털 시스템을 설계할 수 있고, 특히 순차 논리회로를 설계할 때 유효하다. process문은 시간이 경과함에 따라 시스템의 동작을 순차적으로 표현할 수 있게 한다

리포트 | 9페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
디지털 논리 회로 실험 레포트 [AND OR 게이트의 이용]

에 전기신호를 입출력하는 방법을 익힌다. 논리 회로를 직접 구현한다.Ⅱ. 주어진 문제한 소기업은 200주의 주식을 보유하고 있으며, 각 주식은 주주총회에서 소유주에게 1표를 부여 ... 의 입력과 하나의 LED 출력을 가지는 논리 회로를 설계해라.Ⅲ. 준비물1. 브레드 보드 (Breadboard)브레드 보드는 전자 제품의 시제품 제작을 위해 사용된다. 브레드 보드 ... 3 토글 스위치4. 저항기 (Resistor)저항 성질을 띠는 회로 소자로 전압을 강하의 역할을 한다. 본 실습에서 사용한 저항은 여러 저항기 종류 중 가장 널리 사용되는 형태

리포트 | 9페이지 | 1,000원 | 등록일 2020.01.03

다운로드 장바구니
논리회로설계실험 기본게이트설계 예비보고서

논리회로설계 실험 예비보고서 #1실험 1. 기본게이트 설계실험 목표Xilinx 프로그램을 사용하여 2개의 입력(X, Y)을 가진 AND, OR 게이트를 동작적 모델링과 자료 흐름 ... om/entry.nhn?docId=2835921&ref=y" AND 게이트와 반대로 부정 논리곱을 구현한 디지털 논리 회로로 NAND 게이트는 입력 모두가 참(1)일 때만 출력 ... 이 거짓 게이트와 반대로 부정 논리합을 구현한 디지털 논리 회로로 게이트의 입력을 A, B, 출력을 C라 하면 의 논리식을 구현한 것이다. 입력 모두가 거짓일 때만 출력이 참이 되

리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10

다운로드 장바구니
서울시립대학교 전전설2 7주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

(FSM) HYPERLINK \l "주석1"[1]FSM은 컴퓨터 프로그램과 전자 논리 회로를 설계하는데 쓰이는 수학적 모델이다. 이 모델은 현재 상태로부터 가능한 전이 상태와, 이러 ... 을 설계 및 실험한다. Finite State Machine를 설계 실습한다. Behavioral level 모델링, Module instantiation을 이용한 Structural ... benchSimulation 결과Pin 연결- 개발 설명위 디자인의 설계는 순차회로로 구현된 것과 거의 동일한데, 차이가 있다면 moore machine을 활용해서 설계를 진행한 것입니다.설계 3

리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
회로실험I 결과보고서 - 논리 게이트 및 부울 함수의 구현

7486 및 SN7404를 이용하여 회로를 구성하고, 각각에 대하여 진리표를 구성하라.고찰논리회로는 전적대에서 부울대수와 카르노프맵을 이용하여 기초적인 부분을 배우고 온 상태라, 기본 ... 적인 내용을 학습하는 데에는 어려움이 없었다. 하지만 이전에는 실제 회로가 아닌 프로그램을 이용하여 회로를 구성하고 결과값을 도출하는 실습을 했었는데, 구성이 짜여진 회로 프로그램 ... NAND Gate) ⋄ SN7402(Quad 2-input NOR Gate) ⋄ SN7486(Quad 2-input XOR Gate)실험(1) SN7408로 회로를 결선하고, 1

리포트 | 6페이지 | 1,500원 | 등록일 2019.05.13 | 수정일 2020.05.06

다운로드 장바구니
디지털 논리회로(디논), ModelSim을 이용한 VHDL설계 (4bit full adder, 4비트 전가산기)

디지털 논리회로 [ModelSim을 이용한 VHDL 실습 과제]실습 내용: ModelSim을 이용해 4bit full adder를 설계하고 테스트벤치를 이용해 시뮬레이션 파형 ... 을 회로로 그리면 는 4단계 AND-OR-AND-OR 게이트 회로로 나타내어진다. 이는 단순히 2단 AND-OR게이트 회로로 나타낸 형태인 보다 2단계가 높아졌음을 알 수 있다.4 ... 의 변수만이 변할 때만 유효하다. 두개 이상의 변수가 한번에 변할 경우, 입력변수가 어떤 회로나 게이트를 거쳐 입력에 도달한다면 게이트 지연에 의해 각 입력변수들의 값이 변화하는 시각

리포트 | 7페이지 | 3,000원 | 등록일 2020.07.09 | 수정일 2021.10.21

다운로드 장바구니
광운대학교 전기공학과 1학년 실험6

으로 karnaugh map을 응용하는 방법을 익히고 don't care 조건을 다루는 예를 실습한다.조합논리회로 설계의 실례로 덧셈기의 회로를 구현해 본다. 반가산기와 전가산기의 기본동작 ... 을 이해하고 이를 실제 회로설계에 적용함으로써 논리회로를 다루는 능력을 키운다.◆관련 이론◆☑ 논리게이트의 조합앞의 실험2에서 다루었던 기본적인 논리게이트 요소들을 결합하면 이론 ... 적으로 어떠한 논리적 함수관계도 표현이 가능하다. 이러한 논리게이트들로만 이루어진 회로를 조합논리회로라 한다.진리표는 가장 원초적이면서도 기본적인 함수관계를 나타낸 것이다, 이

리포트 | 11페이지 | 1,000원 | 등록일 2019.06.30

다운로드 장바구니
멀티플렉서를 이용한 조합논리 결과보고서 A+

Experiment-Report(9장 멀티플렉서를 이용한 조합논리)1. 실험목적멀티플렉서를 이용하여 비교기와 패리티 발생기를 설게하고 그 회로를 시험한다.2 x N 입력의 진리표 ... 에서 두가지 방법이 있는데 이번에는 불이 들어오게끔(HIGH일 때 불이 들어오게끔) 점프선을 연결했다.3. 결과 분석이번 실험은 멀티플렉서를 이해하고 이를 회로로 구현하는 작업이 ... 에 연결하면 회로는 동작하지 않는다. select값에 따라 원하는 결과를 출력할 수 있는데 이번 실험에서는 홀수번 출력을 했다. Select가 001일때는 인풋 1이 출력

리포트 | 7페이지 | 1,000원 | 등록일 2020.03.05 | 수정일 2020.03.11

다운로드 장바구니
시립대 전전설2 [1주차 결과] 레포트

과 같이 A, B를 각각 입력 단자로 하는 논리합은 S, 자리올림은 C로 나온다. 그러나 이 AND, OR, NOT 등을 사용한 간단한 회로에서는 더욱 하위에서의 자리올림을 처리 ... 74s of this Lab (실험 결과)가. InLab 1TTL 7432를 사용하여 OR GATE 실습 회로를 구현하였다. 오른쪽 사진에서 스위치는 현재 1,2 모두 ON 상태이 ... 는다. OR의 성질에 따라서 인풋이 모두(0,0)일 경우에 아웃풋=0 이기 때문에 LED는 발광하지 않는다.TTL 7432를 사용하여 OR GATE 실습 회로를 구현하였다. 스위치 사진

리포트 | 10페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
VHDL실습 MUX 및 Decoder

든 출력은 0이 나온다.2.실습 내용(1) 1bit 2?1 multiplexer멀티플렉서는 여러 개의 입력신호 중 제어신호에 의해 하나를 선택해 단일 출력을 하는 조합논리회로다.회로 ... VHDL 및 실습MUX 및 Decoder 설계 및 시뮬레이션1.서론 및 배경이론논리게이트를 사용한 흐름제어-> ENABLE은 ‘할 수 있게 하다’라는 의미로 출력을 제어할 수 있 ... Demultiplexer디멀티플렉서는 멀티플렉서와 반대되는 연산을 수행하는 조합논리회로로, 하나의 입력을 제어신호에 의해 선택된 출력으로 전달하는 조합논리회로이다.회로는 다음과 같이 and게이트

리포트 | 18페이지 | 2,000원 | 등록일 2019.04.20

다운로드 장바구니
7-세그먼트 표시기와 디코더 결과보고서A+

논리회로설계에서 학습한 내용들(디코더, BCD, 플립플롭 등)을 상기하는 시간을 가졌고 이론과 실습을 접목시킨 점에서 의미가 깊다.고찰문제아래의 [그림 10 – 1]74138 ... 를 설계한다.2. 자료 및 관찰TL = 0일 때 7세그먼트에 불이 들어오는 모습이다. 위 사진을 봤을 때 회로와 7-세그먼트는 정상 작동함을 알 수 있다. 이후 0~9까지 실험할 때 ... 는 BCD-to-7 세그먼트 디코더에서 입력에 대한 출력값을 나타낸 것이다.3. 결과 분석이번 실험은 7-세그먼트 디코더를 이해하여서 이를 회로로 구현하는 것이다. 이를 알기 위

리포트 | 9페이지 | 1,000원 | 등록일 2020.03.05 | 수정일 2020.03.12

다운로드 장바구니
쌍안정 회로와 RS래치 결과보고서 A+

을 다시한번 상기하게 되는 시간이었다. 그리고 디지털공학과 논리회로설계 시간에 학습한 내용들을 실습으로 접목을 시킨 점에서 의미가 깊다고 생각한다. ... Experiment-Report(11장 쌍안정 회로와 RS래치)1. 실험목적쌍안정 회로의 동작을 이해하고, 메모리 기본 소자의 개념을 파악한다.2개의 NOR 게이트 또는 2개 ... 실험은 RS래치와 D래치를 이해하고 회로로 구현하는 것이다. RS래치는 디지털 실험 책과는 달리 NOR게이트로 구성을 했다. RS래치는 R에 1이 인가되고 S에 0이 인가될때

리포트 | 5페이지 | 1,000원 | 등록일 2020.03.05 | 수정일 2020.03.11

다운로드 장바구니
디시설 - 전가산기, 전감산기 설계

에서 발생하는 빌림수를 고려해야 한다. 그리고 감산한 결과와 위에서 빌린 수를 나타내야 한다. 전가산기, 전감산기 설계 과정을 통해 조합논리회로를 VHDL로 설계하는 방법에 대해 공부 ... 분석* 전가산기란?- 전가산기는 3비트에 대해 산술 덧셈을 실행하는 조합논리회로이다. 이 회로는 3비트 입 력과 2비트 출력으로 구성된다. 입력 중 가장 마지막 비트는 아랫자리 ... 결과 보고서( 전가산기, 전감산기 설계 )제목전가산기, 전감산기 설계실습 목적전감산기는 한 자리 이진수 뺄셈 시, 전가산기에서 더한 결과 캐리가 발생하는 것과 반대로 아랫자리

리포트 | 9페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (결과) 설계실습10-(4-bit Adder 회로 설계)

(A) 본 설계실습에서 무엇을 하였으며 그 결과는 어떤가? 수치를 포함하여 요약한다. 본 실험은 조합논리회로의 설계방법을 기본으로 조합논리회로를 설계하는 것을 기본으로한다. 결과 ... 값은 0.2%이하의 오차를 기록하며 예상 값과 매우 일치하게 나왔다.(B) 설계실습계획서에서 설계한 회로와 실제 구현한 회로의 차이점을 비교하고 이에 대한 이유를 서술한다. 설계실습계획서에 계획한대로 회로를 실제로 구현하였으며 결과 값 역시 차이가 나지않았다.

리포트 | 3페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
동기식 카운터 레포트

플롭의 클럭단자에 연결하여 동시에 동작시키는 방식이다. 비동기식에 비하여 동작속도가 빠르지만 설계과정이 복잡하다.? 특성 방정식을 이용한 동기식 카운터 설계플립플롭의 출력 논리 ... 로 전개하여 설계하는 방법책에는 2가지의 방법이 있지만 교수님께서는 특성방정식을 이용하여 푸는 것이 제일 적합하고 간단하다고 하셔서 특성방정식을 이용해서 회로구성하는 법을 배웠다.우선 ... 카르노맵을 통해 각 단의 특성 방정식을 구했고, 이 특성방정식과 JK플립플롭의 특성방정식과 비교하면 각단을 어디에 연결해야할지 알게 된다. 그리고 회로룰 구성하면 된다.JK플립

리포트 | 5페이지 | 1,000원 | 등록일 2019.06.21

다운로드 장바구니
전자전기컴퓨터설계2 TTL gates Lab on Breadboard [예비레포트]

한다.그림 SEQ 그림 \* ARABIC 16 OR gate 실습 회로(2) Procedure of the Lab 2.XOR gate의 입력 값에 따른 논리 회로를 확인한다.실험 회로 ... ) for this Lab[1]OR gate그림 SEQ 그림 \* ARABIC 1 OR gate와 OR gate 진리표디지털 논리 회로의 일종으로, [그림1]의 표준 논리 기호 ... 은 항상 거짓이 된다.그림 SEQ 그림 \* ARABIC 4 XOR gate 실습 회로AND gate그림 SEQ 그림 \* ARABIC 5 AND gate와 AND gate 진리표

리포트 | 17페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
외국계자기소개서- 2018 TexasInstrument Korea Sales Intern(기술영업인턴)

하여야겠다고 생각하였고, 설계자의 능력에 따라 회로를 간소화 할 수 있다는 점에서 흥미를 느꼈습니다.아날로그 및 디지털 회로설계실습을 통하여 논리표를 통해 7segement를 제어 ... 를 느낀 이유에 대해 설명하시오.559/제한 없음 (글자 수, 공백 포함)물리전자, 반도체공학, 전자회로, 컴퓨터프로그래밍, 논리회로]1학년 때 논리회로 과목을 수강하며, 아날로그 ... , 팀원들과의 협의를 통해 색깔을 통일하고 해당 칩들의 위치를 고정함으로써 실습을 원활하게 진행하였습니다.결과적으로, 회로를 쉽게 이해할 수 있었고 원하는 결과를 빠르게 얻을 수 있

자기소개서 | 4페이지 | 3,000원 | 등록일 2020.06.01 | 수정일 2020.11.26

다운로드 장바구니
디지털 논리 회로 실험 레포트 [7세그먼트로 숫자표현]

에 전기신호를 입출력하는 방법을 익힌다. 논리 회로를 직접 구현한다.Ⅱ. 주어진 문제7-segment을 이용하고0000 _{2}~1001 _{2}의 Input을 넣어 0~9을 표현 ... 는 회로 소자로 전압을 강하의 역할을 한다. 본 실습에서 사용한 저항은 여러 저항기 종류 중 가장 널리 사용되는 형태의 저항인 탄소피막 저항기(Carbon Film Resistor)이 ... 디지털 논리 설계프로젝트 3 레포트Ⅰ. 목표불대수와 진리표, 카노맵 등을 이용하여 주어진 문제를 간소화하고 이를 브레드 보드를 이용하여 구현한다. 데이터 시트를 보고 각 소자

리포트 | 10페이지 | 1,000원 | 등록일 2020.01.03

다운로드 장바구니

이전10개 21 22 23 24 252627 28 29 30 다음10개

파워링크

신청하기