"논리회로실습"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

성결대 논리회로 아날로그 전전설2 래치와 플립플롭 4bit adder 결과 FPGA 사칙연산 디지털 설계 4bit adder 회로 설계 논리게이트

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실습" 검색결과 481-500 / 1,070건

아날로그및디지털회로설계실습예비보고서9-4-bit Adder 회로 설계

1. 실습목적조합 논리회로의 설계 방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.2. 실습 준비물저항 330Ω, 1/2W, 5% : 10개Inverter ... 의 입력값에 의해서만 결정되는 회로이다. 정보를 기억하는 회로를 가지고 있지 않은 게이트들의 집합이다.

리포트 | 4페이지 | 1,000원 | 등록일 2020.03.29 | 수정일 2020.05.06

다운로드 장바구니
서울시립대학교 전전설2 전자전기컴퓨터설계실험2 결과와 예비레포트 동시에 2주차 Lab02 Schematic Design with Logic Gates

다. 일반적으로 Xilinx ISE를 이용해 FPGA를 설계하는 과정은 다음과 같다.2) 본 실험에서 사용되는 논리회로(1) AND gateAND 게이트- 논리곱을 구현하는 기본 ... 때 [Cout, Sum] = 100005. 예상 결과-본 실험은 Xilinx ISE프로그램을 이용하여 논리회로를 구현하는 실험이다. 따라서 결과는 복잡한 실험계산이 아닌 비교 ... 을 결정하는 중요한 특성이다. 따라서 캐리의 전파 지연을 단축시키기 위해 부가적인 회로를 추가하는데 몇 가지 방법 기법 중 광범위하게 쓰이는 것은 캐리 룩어헤드 논리(carry

리포트 | 28페이지 | 3,000원 | 등록일 2020.07.27 | 수정일 2020.09.16

다운로드 장바구니
판매자 표지

[평가계획서][평가기준안] 가장 작성하기가 까다롭다는 정보 과목 2학기 평가계획서 및 평가기준안입니다.

)을 대상으로 한다.2. 영역별 반영비율학기평가방법(반영비율)지필평가(40%)수행평가(60%)계2학기평가영역2회고사논리회로설계실습(엑셀 프로그램)포트폴리오평가시기12.6.~12 ... 한다.다. 인정점 성적처리과정상의 소수점은 소수점 첫째자리에서 반올림하여 정수로 부여한다.5. 수행평가 영역별 세부 평가 기준가. 논리 회로 설계평가명칭논리 회로 설계성취기준정보3211 ... 유무20점(오류 발생 횟수에 따라 ?1점, 최저 10점)논리식과 논리회로 표현· 논리식을 논리회로로, 논리회로를 논리식으로 표현하는 과정에서 오류 발생 유무20점(오류 발생 횟수

리포트 | 12페이지 | 3,000원 | 등록일 2020.06.02

다운로드 장바구니
서울시립대학교 전전설2 2주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥그래밍 할 수 있어 프로그래밍 하기 편한 반면, 동작속도와 집적도가 좀 저하된다. PLA 회로도- PAL(Programmable Array Logic) HYPERLINK \l ... "주석3"[3]FPGA이 1975년 이후로 판매되었지만, 이 장치는 회로 설계자에게 친숙하지 않고, 사용하기 어렵다는 의견이 있었다. 또한, 최대 작동 속도가 상대적으로 느리 ... 한다.따라서, 데이터 수정이 되지 않는 단점을 보완하기 위해 GAL(Generic Array Logic)가 존재한다. 간단하게 표시한 PAL 회로도- CPLD(Complex

리포트 | 27페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
서울시립대학교 전전설2 1주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

) TTL(Transistor-transistor logic)TTL은 반도체를 이용한 논리 회로 중 대표적인 반도체 제조 공법을 말한다. HYPERLINK \l "주석1"[1]TTL ... 해 만든 디지털 논리 회로이다. CMOS inverter의 동작 특성 HYPERLINK \l "주석3"[3]아래는 대표적인 CMOS의 특징이다.형태 이름전원 전압 범위 (V)지연 ... 않고 현재의 값만 활용됨을 볼 수 있다.- sequential logic은 현재 입력 값 외에도 이전 값의 상태에 따라 출력 값이 결정되는 논리 회로이다.이는 지금 사용하는 다양

리포트 | 14페이지 | 무료 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 5주차 사전보고서

2019년 전자전기컴퓨터설계실험25주차 사전보고서1. 교안의 2:4 디코더의 진리표로부터 논리회로를 카르노맵을 이용한 최적화 방법으로 설계하시오.A0A101010100=Y _{0 ... } ,`A _{1} )=(A _{0} A _{1})2. 교안의 4:2 엔코더의 진리표로부터 논리회로를 카르노맵을 이용한 최적화 방법으로 설계하시오.A _{0} A _{1}A _{2 ... _{2} +A _{3})3. 교안의 2:1 Mux의 진리표로부터 논리회로를 카르노맵을 이용한 최적화 방법으로 설계하시오.SD _{0} D _{1}0*************1010

리포트 | 10페이지 | 1,500원 | 등록일 2019.10.13

다운로드 장바구니
서울시립대학교 전전설2 1주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

(Complementary metal-oxide-semiconductor) HYPERLINK \l "주석2"[2]CMOS는 MOSFET을 활용해 만든 디지털 논리 회로이다. CMOS ... 의 상태에 따라 출력 값이 결정되는 논리 회로이다.이는 지금 사용하는 다양한 전자기기들의 기반이 된다. 예를 들어 컴퓨터, 핸드폰, 시계, …, etc이러한 기기들은 memory ... 하게 되었다. 이전에 마이크로프로세서에서 배우긴 했지만, 이번 실습에서 combo Box를 보니 어떤 식으로 순차 회로를 설계하는지 알 수 있었다. 또한, 오래간만에 PSpice

리포트 | 26페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 6주차 Lab06 결과 레포트 Sequential Logic 1, 전자전기컴퓨터설계실험2,

odetest benchpinsimulation8) 실습[8] 응용과제다음 회로를 디자인 하시오.초기값: Q[0]=1, Q[1]=0, Q[2]=Q[3]=Q[4]=1출력: Q[0 ... 에서도 병렬입력/병렬출력, 그리고 4bit카운터를 중점으로 토의해보고자 한다.1) non-blocking 과 blocking실습1, 2, 3에서는 병렬입력/병렬출력을 다룬 회로였지만 모두 ... 코드가 달랐다. 각각의 경우에 따라 어떻게 회로가 동작했는지 살펴보고자 한다.실습1실습2실습3다음은 같은 회로를 각각 다른 코드로 설계한 것이다. 만약 같은 회로라면 출력도 같

리포트 | 25페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
판매자 표지

설계 소프트웨어 실습 PSPICE 레포트

결과출력 전력의 최대값R = 120.3 일 때 W = 40.33으로 최대값을 가지는 것을 알 수 있다.DC sweep 3.2전자회로 교재 268p, 실습 3-1회로도시뮬레이션 ... 설정시뮬레이션 결과AC sweep 4.1회로이론 교재 770p ex13.8-1회로도시뮬레이션 설정시뮬레이션 결과AC sweep 4.2전자회로 교재 356p 실습 4-2회로도시뮬레이션 ... )는 논리 해석으로 설계.(a) x’y’ + xy + x’y = (y’ + y)x’ + xy = x’ + xy회로도 구성시뮬레이션 결과b = (x + y)(x + y’)회로도 구성시뮬레이션 결과c = x’y + xy’ + xy + x’y’

리포트 | 26페이지 | 1,500원 | 등록일 2020.03.25

다운로드 장바구니
FPGA 실습 보고서 (Digital Systems Design Using Verilog)

한 디지털 논리회로의 작성은 c언어와 유사한 형식으로 작성된다. c언어에서는 변수 선언을 통해 함수의 입력 값을 결정한다면 verilog에서는 input ,output 값을 먼저 ... FPGA 2주차 실습 보고서실습이론FA(fulladder) : 입력 a,b와 carry in을 받아서 덧셈을 하여 carry out 과 sum을 내보내는 것MUX ... 의 전가산기는 두개의 반가산기와 하나의 OR로 구성된다.입력이 3개 존재해서 (입력 A, 입력 B, 자리올림수 입력) 모두 대등하게 동작한다. 하지만 회로상에서 3개 입력이 대칭

리포트 | 15페이지 | 2,000원 | 등록일 2020.03.12 | 수정일 2020.03.14

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 결과 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

는 부분만 보면 F=A’BCD+AB’CD+ABC’D+ABCD’로 논리회로를 설계할 수 있다.(2)회로도본 lab05 실험에서 실습하던 조합회로보다 상당히 복잡한 모습을 확인할 수 있 ... mux의 진리표와 논리회로에 대해서 생각해보고자 한다.2bit mux라 함은 D0, D1이 2bit로 입력이 됐을 때, 출력인 Y도 2bit로 출력되는 것을 뜻한다. 이제 S의 값 ... 때 출력은 A값에 영향을 받아 Q가 A와 똑같이 출력됨을 확인할 수 있었고 S=1일땐 Q가 B와 동일하게 출력됨을 확인할 수 있다.3) 응용과제응용과제의 논리회로의 카르노맵, 회로

리포트 | 22페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
VHDL 설계 실습 보고서 (전감산기 설계)

과는 반대로 아래 자리에서 발생하는 빌림수를 고려해야 한다. 또한 결과는 감산한 결과와 위에서 빌림수를 나타내야 한다. 전감산기를 설계하는 과정을 통해 조합논리회로를 VHDL로 설계 ... VHDL 설계 실습 보고서 VHDL Lab_01일 시학 번이 름제 목전감산기 설계실습 목적전감산기는 한 자리 2진수 뺄셈을 할 때 전가산기에서 더한 결과 캐리가 발생하는 것 ... 하는 방법을 공부한다.실습 내용실습 결과전감산기의논리식1. 전감산기의 연산은 다음 식과 같다.Di = (Xi - Bi) ? Yi위 식에서 Xi에서 Yi를 빼는 것이며, Bi는 아래

리포트 | 3페이지 | 1,000원 | 등록일 2020.05.29

다운로드 장바구니
서울시립대학교 전전설2 5주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

-> 01001/11 -> 1000사. Results of Lab 7 (응용과제)- 다음의 진리표를 가지는 논리회로를 설계하시오.입력 : a,b,c,d -> Button SW1 ... -> 00100000110 -> 01000000111 -> 10000000마. Results of Lab 5- 2비트 2:1 MUX 회로를 case 문을 사용하여 설계하시오.입력 A[1 ... - 교안의 1:4 DEMUX 회로를 if 문을 사용하여 설계하시오.입력 F: Bus SW1입력 S1 : Button SW1, S2 : Button SW2출력 Q[3:0] : LED

리포트 | 28페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.20

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 5주차 결과보고서

하였고,View Technology Schematic을 실행한 결과 위와 같은 논리회로가 디코더 내에 존재함을 확인할 수 있었다.또한 실제 실습 결과 아무것도 입력하지 않았을 때 ... 와 같은 논리회로가 인코더 내에 존재함을 확인할 수 있었다. 즉 encoder의 회로도와 일치함을 보여주었다.테스트벤치 시뮬레이션도 4:2 인코더의 결과와 동일한 파형이 나왔다.위 ... 으로 상정한다. 즉 그렇기에 지정하지 않은 상황이 발생하지 않아 latch의 상황이 발생하지 않고 기존 인코더의 회로도와 일치한 결과를 확인할 수 있다.실습 결과 또한 이전에 설계한 4

리포트 | 16페이지 | 1,500원 | 등록일 2019.10.13

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (1) TTL Gates Lab on Breadboard

를 받아 출력으로서 배타적 논리합을 구현하며 진리표는 [표 2]와 같음을 확인하였고, 실제로 XOR 게이트 IC(7486)를 이용한 실습 회로를 구성하여 LED를 통해 출력값을 나타낸 ... . TTLTTL은 Transistor-Transistor Logic의 약자로 1961년 TRW의 James L. Buie에 의해 발명되었으며 반도체를 이용한 논리 회로의 대표적인 하나이 ... 다. 일반적으로 5V의 단일 전원의 모놀리식 집적 회로로 만들어진다. TTL은 DTL(Diode-Transistor Logic)의 개량품으로 1970년대에 TI 사의 표준 논리

리포트 | 19페이지 | 2,000원 | 등록일 2019.10.06 | 수정일 2021.04.29

다운로드 장바구니
아날로그및디지털회로설계실습예비보고서8-래치와 플립플롭

1. 실습목적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고동작 조건을 확인한다.2. 실습 준비물NAND gate 74HC00 ... ) : 1대함수발생기 (Function generator) : 1대점퍼선 : 다수3. 설계실습 계획서3.1 RS 래치의 특성 분석(A) RS 래치의 진리표를 나타내고, 아래 그림

리포트 | 4페이지 | 1,000원 | 등록일 2020.03.29

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 2주차 결과보고서

를 각각의 A, B, C 포트에 지정하였다.2. 실습2(반가산기 회로 구현)실습2에서는 각각의 위 실습1과 같은 방법으로 각각의 논리 게이트를 여러개 사용하여 반가산기를 디자인 ... 작성)실습4에서는(실습3은 건너뛰었음) 이전에 만들었던 반가산기를 불러와 툴에서 사용할 수 있는 Symbol로 만들어 사용하여 전가산기를 만들었다.기존에 만들었던 반가산기 회로도 ... 2019년 전자전기컴퓨터설계실험22주차 실험보고서학번 : 2015-610019성명 : 윤종민1. 실습1(자일링스 기본 사용법과 AND게이트 작성)실습1에서는 콤보박스와 자일링스

리포트 | 9페이지 | 1,500원 | 등록일 2019.10.13

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 1주차 결과보고서

지 않았다.5. 전가산기 회로 구현실습5는 전가산기 회로를 만드는 것이었다. 전가산기는 반가산기 2개와 추가적인 OR회로로 구성되어있는 회로인데 하나의 소자에 4개의 논리회로가 있 ... 2019년 전자전기컴퓨터설계실험21주차 실험보고서학번 : 2015-610019성명 : 윤종민1. 기초회로구현실습1에서는 콤보박스를 이용해 LED에 불이 들어올 수 있는 기초적인 ... 회로를 구현하였다. 실습1에서 주의해야할 점은 LED를 연결할 때 극성에 맞게 잘 연결하여야 한다는 것인데, 짧은 다리 쪽이 전압이 낮은 곳을 향하게 연결하여야 한다. 즉 LED

리포트 | 10페이지 | 1,000원 | 등록일 2019.10.13

다운로드 장바구니
판매자 표지

전전설 레포트, TTL gates Lab on Breadboard

ABX = A + B000011101111(2) OR게이트 실습 회로2) XOR 게이트 논리 회로- 배타적 OR게이트라고도 하며, 두 입력이 서로 다른 값을 가질 때에만 출력 ... 이 High가 됨.- AND게이트와 OR, NOT게이트를 이용하여 표현한 회로.(1) XOR게이트 논리표ABX = A ⊕ B000011101110(2) XOR게이트 실습 회로3) 반가산기 ... )를 산출하는 논리 회로이다.(1) 반가산기 논리표ABSC*************101(2) 반가산기 실습 회로4) TTL gate의 datasheet- 참고문헌 참고3. 실험 장비

리포트 | 12페이지 | 1,000원 | 등록일 2018.11.25

다운로드 장바구니
논리게이트 결과보고서 A+

Experiment-Report(3장 논리게이트)1. 실험목적NAND, NOR, NOT 게이트의 진리표를 실험적으로 결정한다.다른 논리 게이트를 만들기 위해 NAND와 NOR ... 를 사용하여 여러 논리 게이트를 구현한 것이다. 표 3-2는 NAND게이트를 구현한 것이다. NAND게이트의 결과는 A와 B모두가 1일때를 제외하고는 모두 OUTPUT값이 1이 나온다 ... 를 GND, INPUT, OUTPUT에 직접 점프선을 연결함으로써 이론과 실습을 묶어 이해했고 결과적으로 실험이 의미가 있었다.이번 실험과정에서 약간의 오류가 발생했었다. OUTPUT

리포트 | 7페이지 | 1,000원 | 등록일 2020.03.05 | 수정일 2020.03.11

다운로드 장바구니

이전10개 20 21 22 23 242526 27 28 29 다음10개

파워링크

신청하기