"verilog hdl"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog hdl설계 verilog 시계 4bitfulladder verilog 게임

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog hdl" 검색결과 41-60 / 588건

verilog HDL을 이용한 엘리베이터 제어

module elv(CLK,Data,Com,A,B,C,D,U_Dip_UpDn, U_Dip_InOut, U_Led, a, b, c, d, e, f, g, S_Seg_COM, LED_Disp,key_row, key_col, key_data,Piezo, O_pen);// v..

리포트 | 21페이지 | 2,000원 | 등록일 2010.07.20 | 수정일 2016.11.02

다운로드 장바구니
verilog HDL 을 이용한 엘리베이터 제어

module elv(CLK,Data,Com,A,B,C,D,U_Dip_UpDn, U_Dip_InOut, U_Led, a, b, c, d, e, f, g, S_Seg_COM, LED_Disp,key_row, key_col, key_data,Piezo, O_pen);// v..

리포트 | 1,500원 | 등록일 2010.07.16

다운로드 장바구니
Verilog HDL (자판기 설계)

14주차 논리회로설계 ◈ 자판기를 설계하시오.1. 설계배경0~10까지 총 11개의 STATE를 100원 단위와 같이 설정하고, 각각의 상황에 맞게 NEXT STATE를 결정하였다. 그리고, NEXT STATE를 결정하는 동시에, 출력값인 item과 r_coin을 결정 ..

리포트 | 1페이지 | 3,000원 | 등록일 2010.06.07

다운로드 장바구니
Verilog HDL을 이용한 Memory 설계

Verilog HDL을 이용한 Memory 설계

리포트 | 3페이지 | 1,000원 | 등록일 2010.05.26

다운로드 장바구니
Verilog-HDL 을 이용한 ALU 설계

논리회로설계 텀프로젝트입니다.Verilog-HDL 을 이용한 ALU 설계 입니다.기본적인 ALU 를 설계하여.① exponential - 지수② factorial - 팩토리얼③ multiply - 곱셈을 구현하는 프로젝트 소스입니다.

리포트 | 2,000원 | 등록일 2011.06.09 | 수정일 2016.02.05

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - SR Latch, Level-Sensitive D-latch, D Flip-Flop

Verilog file with the code and include it in the project.? Compile the code. Use the Quartus RTL ... circuit for a gated D latch.(2) Process? Create a new Quartus project. Generate a Verilog file using ... flip-flop.(2) Process? Create a new Quartus project? Write a Verilog file that instantiates the

리포트 | 12페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2, 3주차, Lab03, Introduction to Verilog HDL, 자세한 설명, 결과레포트

전자전기컴퓨터공학부 설계 및 실험2Post Lab-03Introduction to Verilog HDL실 험 날 짜학 번이 름목차1. 실험 결과 ... 결과(1) Two-input AND 게이트① bit operators② Gate_Primitive③ Behavioral modeling1) Verilog HDL와 s ... ) Four-bit XOR 게이트① bit operators② Gate_Primitive③ Behavioral modeling1) Verilog HDL와 simulation①②③(2

리포트 | 15페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
Verilog HDL을 이용한 플립플롭 구현

디지털 논리 회로(6.5 연습문제 7번 a)정보통신공학과1. Verilog HDL로 코딩하기Verilog는 전자 회로 및 시스템에 쓰이는 하드웨어 기술 언어(HDL ... 과 End를 사용하여 구분하고, HDL의 특징인 시간에 대한 개념이 포함되었다는 것 등 일반적인 프로그램과 다른 점도 많이 있다.2. F/F 회로(모든 플리플롭은 Negative

리포트 | 7페이지 | 2,000원 | 등록일 2010.11.03

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 ... FPGA를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 Full Adder ... 와 Half Adder의 심볼 및 동작을 이해하고, 이를 응용하여 4-bit Adder의 설계 방법을 익힌다.③ 4-bit Adder를 Verilog HDL을 이용하여 설계

리포트 | 6페이지 | 1,000원 | 등록일 2019.03.19 | 수정일 2019.04.01

다운로드 장바구니
led로 문의 동작을 표현하는 엘레베이터 구현(verilog HDL,FPGA board)

1. Elevator 소개Elevator 특징-5층 엘리베이터 시스템-상태는 reg [1:0] status로 "11" 문이 열리고 닫히는 상태 "10" 상승상태 "01"하강상태 "00"정지상태로 나누고 각각 상태일 때 외부 입력이나 내부 입력이 들어올 때 다음 상태를..

리포트 | 34페이지 | 3,000원 | 등록일 2013.12.28 | 수정일 2013.12.30

다운로드 장바구니
Verilog HDL을 이용한 디지털 시계

타이머 기능, 스톱워치 기능, 알람기능 클럭 분주 회로 구성을 위한 기본 지식 7-Segment 출력부 구성을 위한 기본 지식 알람 기능을 위한 클럭 분주 회로 구성 기본 지식 입력 버튼 제어부 구성 부가기능(Dot-matrix 기능 및 LED 제어) Dot-matr..

리포트 | 7페이지 | 8,000원 | 등록일 2009.07.20 | 수정일 2022.12.13

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA ... 제목Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증2. 실험목적① 1-bit Full Adder와 Half Adder의 심볼 ... 및 동작을 이해하고, 이를 응용하여 4-bit Adder의 설계 방법을 익힌다.② 4-bit Adder를 Verilog HDL을 이용하여 설계하고, FPGA를 통하여 검증하는 방법

리포트 | 6페이지 | 1,500원 | 등록일 2019.03.19 | 수정일 2019.03.29

다운로드 장바구니
부울 대수 논리식의 간소화 - Verilog HDL 예비보고서

1. 실 험 목 적- 부울대수를 Verilog HDL의 형태로 표현하는 방법을 이해한다.- Verilog HDL code로 Quartus Ⅱ를 이용하여 합성 ... 하고 Programing하는 방법을 이해한다.2. 기 본 이 론1) 소개- Verilog HDL은 전자 회로 및 시스템에 쓰이는 하드웨어 기술언어(HDL)이다. 줄여서 ‘Verilog'이라고 부르 ... 기도 한다. 회로 설계, 검증,구현등 여러 용도로 사용할 수 있다.2) Verilog HDL의 역사- 1983년 Gateway Design Automation사에서 하드웨어 기술언어인

리포트 | 3페이지 | 1,000원 | 등록일 2013.10.31

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 ... Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증2. 실험목적① BCD code, Seven-segment display에 대한 ... display를 Verilog HDL을 이용하여 설계하고, FPGA를 통하여 검증하는 방법을 익힌다3. 실험 결과4. 고찰Seven-segment display의 원리에 대해 배우

리포트 | 3페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Seven-segment display의 설계 및 ... . 실험제목Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증2. 실험목적① BCD code, Seven-segment ... display를 Verilog HDL을 이용하여 설계하고, FPGA를 통하여 검증하는 방법을 익힌다회로부품Field Programmable Gate Array(FPGA

리포트 | 6페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01

다운로드 장바구니
HDL Verilog 알람시계

1. 실습목표-Alarm 기능을 갖는 digital clock을 Verilog HDL로 설계한다.-기능을 시뮬레이션을 통해서 검증한다.2. Digital Clock의 기능-입력 ... 많은 아쉬움과 너무나 많이 부족했던 나의 실력에 후회가 많다. 하지만, 더욱 더 열심히 노력해 HDL에 더욱 가까워 질 수 있도록 노력하겠다. 1학기 동안 정말 많은 가르침을 주고 수고해주신 교수님과 조교님게 감사드립니다.

리포트 | 8페이지 | 5,000원 | 등록일 2007.06.21 | 수정일 2023.04.10

다운로드 장바구니
verilog HDL _ barrel shifter

*Block Diagram-mode에 의해 8가지 동작을 수행(logical & arithmetic, shift & rotate, left & right)-dist 값에 의해 자리 수 shift or rotate 동작을 수행-dout은 barrel shifter 내의 ..

리포트 | 7페이지 | 2,000원 | 등록일 2008.10.26

다운로드 장바구니
[HDL-Verilog] D F/F, 8bit register, 8bit shift register

을 이용한 8-bit register, 8-bit shift register를 각각 Verilog를 통해서 설계하고 설계한 Verilog를 시뮬레이션을 통해 실행시킨 뒤, 각각의 주 ... -bit shift register3. Verilog Code▶D-Flip Flop▶Test Bench▶8-bit register▶Test Bench▶8-bit shift ... 과 8-bit shift register, 8-bit register를 Verilog로 구현하였다.각각의 모듈의 특징은 외부 데이터를 읽어 저장하는 메모리 모듈이다. D Flip

리포트 | 7페이지 | 1,000원 | 등록일 2015.06.05

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2 ... , NOR2, XOR2)자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 로직게이트 설계 ... 의미&비트 AND|비트 OR~비트 NOT^비트 XOR^~, ~^비트 XNOR● Verilog HDL의 설계방식우선 HDL(Hardware Description Languages

리포트 | 7페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2 ... , XOR2)자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 로직게이트 설계 및 ... FPGA를 통한 검증 (NAND2, NOR2, XOR2)2. 실험목적① Hardware Description Language(HDL)을 이해하고 그 사용방법을 익힌다.② Field

리포트 | 3페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니

이전10개 1 234 5 6 7 8 9 10 다음10개

파워링크

신청하기