"verilog hdl"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog hdl설계 verilog 시계 4bitfulladder verilog 게임

판매자 표지는 다운로드시 포함되지 않습니다.

"verilog hdl" 검색결과 21-40 / 588건

디지털논리회로실험(Verilog HDL) - Characters and Displays

0. You are to write a Verilog module that implements logic functions that represent circuits needed ... to activate each of the seven segments. Use only simple Verilog assiign statements in your code to s ... your circuit.2. Create a Verilog module for the 7-segment decoder. Connect the c2c1c0 inputs to

리포트 | 8페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - Switches, Lights, Multiplexors

: m = y#실험과정1) Create a new Quartus Ⅱ project for your circuit2) Include your Verilog file for the ... Verilog code will use the pins on the Cyclone Ⅱ FPGA that are connected to theSW switches, and the ... output ports of your Verilog code will use the FPGA pins connected to the LEDR and LEDG lights.4

리포트 | 6페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - Numbers and Displays

only simple Verilog assign statements in your code and specify each logic function as a Boolean ... expression.2) Write a Verilog file that provides the necessary functionality. Include this file in your ... in the tutorial QuartusⅡ Introduction using Verilog Design, which is available on the DE2-Series

리포트 | 11페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
디지털시스템설계 verilog HDL 1101을 무어머신과 밀리머신으로 설계하기

과목: 디지털 시스템 설계학번:이름:1)무어머신으로 설계하기. 2)밀리머신으로 설계하기.

리포트 | 2페이지 | 1,000원 | 등록일 2019.11.17

다운로드 장바구니
verilog HDL를 이용한 택시미터기 구현

택시미터기 기능 설명1. 택시의 상태에 따라 카운트를 감소시키는 주파수가 변화한다. 1) 택시가 멈춰있을 때 - 1Hz 2) 택시가 저속일 때 - 50Hz 3) 택시가 고속일 때 - 100Hz2. 시간이 낮과 밤일 때 감소하는 카운트 숫자가 변화한다...

리포트 | 9,900원 | 등록일 2015.12.16 | 수정일 2020.11.12

다운로드 장바구니
디지털논리회로실험(Verilog HDL) -BCD counter, HEELO shifter

위해 26bit가 필요함- 50,000[Hz]*1,000[ms] = 50,000,000◉Behavioral Verilog ⓵ Initial-Behavior block

리포트 | 6페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
[verilog HDL] 감산기와 비교기의 설계

는 소자이다. CITATION Wik13 \l 1042 (Wikipedia, 2013)2) Xilinx ISE : Xilinx ISE는 HDL 디자인의 통합과 그 분석을 위한 소프트

리포트 | 27페이지 | 3,000원 | 등록일 2014.11.02

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - Real-time clock, counter

1. 관련이론? Measuring Time Between Events using an Up-Counter? Initially clear to 0.1 ^{st} event : set cnt=1.2 ^{nd} event : set cnt=0.-Then, multiply c..

리포트 | 8페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - 8-bit Signed Adder/Substractor, Multiplier

-115 board.? Generate the required Verilog file, include it in your project, and compile the circuit

리포트 | 19페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (3) Logic Design using Verilog HDL

Design using Verilog HDL(3주차)post-lab report1목 차Ⅰ. 서론 (03)1. 실험 목적 (03)2. 실험 이론 (03)2.1. HDL (03)2.2 ... . Verilog (03)Ⅱ. 본론 (03)1. 실험 장비 및 사용법 (03)1.1. Verilog HDL (04)1.1.1. Verilog 어휘 규칙 (04)1.1.2. Module(1 ... HDLpost-lab reportⅠ. 서론1. 실험 목적본 실험에서는 Verilog HDL의 사용법을 익히고 이를 사용하여 디지털 논리회로를 설계하는 여러 가지 방법을 다룬다

리포트 | 84페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29

다운로드 장바구니
Full CPU 설계 프로젝트-Verilog HDL code 포함

##Project##Full Function CPU Design1. Introduction[1]1) Verilog HDL을 이용하여 Full Function CPU를 Design ... 가 발생한 경우)- Register는 Verilog 코드 파트에서 설명2) Thumb 모듈- Input//clk : 클락을 정의reset_n: active_low 신호로서 리셋버튼 ... result----------------------------------------------------6. Verilog Code and DescriptionMAIN CODE

리포트 | 29페이지 | 5,000원 | 등록일 2016.06.25

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - 데이터 오류 정정 및 검출, 블랙잭, 계산기

.데이터 오류 검출 및 정정◦ Parity Bit데이터에 패리티 비트를 붙여서 1의 전체 개수가 짝수 혹은 홀수가 되도록 한다.-> 짝수 패리티 사용◦ 1bit 오류 검출 및 정정 시연Key0를 누르면 시작Key1을 누르면 sw중 랜덤으로 1비트 에러가 발생Key2을 ..

리포트 | 39페이지 | 3,000원 | 등록일 2019.08.29

다운로드 장바구니
Verilog HDL 문법 자료 (A+받은 자료 입니다)

Verilog HDLHDL : Hardware Description Language VHDL: VHSIC HDL VHSIC: Very High Speed IC IC ... : intergrated Circuit Verilog HDL는 HiLo와 C언어의 특징을 기반으로 개발되었다. HDL은 상위 시스템 레벨부터 하위 게이트 레벨까지 하드웨어를 기술해주는 언어이 ... 다.Verilog HDL의 장점과 문제점 1)C언어와 비슷하므로 c언어 알면 쉽게 배울 수 있다. 2)Simulation 능력이 우수 3)언어 체계 단순해 시뮬레이터가 고속이며 합성

리포트 | 34페이지 | 3,000원 | 등록일 2015.06.22 | 수정일 2015.06.23

다운로드 장바구니
Basys Board / Verilog HDL을 이용한 Doorlock(도어락)

리포트 | 1,500원 | 등록일 2014.05.19

다운로드 장바구니
verilog HDL을 사용한 신호등 for 교통체증 설계~!

요약Button A - rstB - stop의 입력이 1인 경우 임의의 값을 7-Segment로 출력C - mode[0]의 입력이 1인 경우 key_data6의 출력 값 크기에 따라 주파수 변경D - mode[1]의 입력이 1인 경우 key_data4의 출력 값 크기에..

리포트 | 3,000원 | 등록일 2015.01.01

다운로드 장바구니
[디지털회로실험] [쿼터스 / 베릴로그 언어(Verilog HDL) / DE2] (실험12) Verilog HDL을 이용한 기본회로 설계

《 실험12 결과 보고서 》조제출일학과/학년학번이름실험 1) 7-세그먼트 디코더의 설계(1) Verilog HDL 코딩(2) 시뮬레이션실험 2) DE2 보드로의 다운로드 및 동작

리포트 | 4페이지 | 1,000원 | 등록일 2014.10.21 | 수정일 2016.06.13

다운로드 장바구니
Verilog HDL을 이용한 PIG Game 설계

Verilog HDL을 이용한PIG Game 설계학 과:학 번:이름:Professor:Abstract1. PIG Game 소개PIG Game 특징PIG Game은 한 개의 주사위 ... 였다. 이에 대한 Verilog 코드는 아래와 같다.// clock divider1if(RESET==1)Clk_div = 20'd0;elseClk_div = Clk_div+20'd1

리포트 | 21페이지 | 3,000원 | 등록일 2011.12.24

다운로드 장바구니
Verilog HDL 테스트 벤치 템플릿 생성 프로그램

/* 소스이름:Verilog 설계파일에 따른 테스트벤치 템플릿을 만드는프로그램 실행 파일소스만든날짜:2012.11.22저자: 탁형옥입력: 최상위탑모듈베릴로그소스코드출력: 최상위탑

리포트 | 2,000원 | 등록일 2012.11.27

다운로드 장바구니
Verilog HDL 소스코드

실습과제 수행일 : 2009-03-20일실습내용 : 실습과제 1[문제 1] 다음 회로를 Primitive Gate들을 사용하여 Verilog HDL로 작성(설계 ... Waveform[문제 2]다음 회로를 assign 문을 사용하여 Verilog HDL로 작성(설계)하고 ModelSim 시뮬레이터를 사용하여 검증하세요.- DUT Source

리포트 | 4페이지 | 3,000원 | 등록일 2009.04.29

다운로드 장바구니
verilog HDL을 이용한 엘리베이터 제어

module elv(CLK,Data,Com,A,B,C,D,U_Dip_UpDn, U_Dip_InOut, U_Led, a, b, c, d, e, f, g, S_Seg_COM, LED_Disp,key_row, key_col, key_data,Piezo, O_pen);// v..

리포트 | 21페이지 | 2,000원 | 등록일 2010.07.20 | 수정일 2016.11.02

다운로드 장바구니

이전10개 123 4 5 6 7 8 9 10 다음10개

파워링크

신청하기