• AI글쓰기 2.1 업데이트
  • 통합검색(545)
  • 리포트(493)
  • 자기소개서(36)
  • 논문(13)
  • 시험자료(2)
  • 이력서(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

verilog hdl설계 verilog 시계 FPGA verilog 게임 verilog 엘리베이터
판매자 표지는 다운로드시 포함되지 않습니다.

"verilog hdl" 검색결과 101-120 / 545건

  • 자료 표지
    [코드 복사가능, 학점A+] 전전설2 10.Term Project - 예비+결과+발표자료+성적인증 (서울시립대)
    실험 목적1. Design a digital clock displayed on LCD in Verilog HDL.2. Improve your design skills by
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.11.09
    다운로드 장바구니
  • 판매자 표지 자료 표지
    논리설계 및 실험 12 레포트 (베릴로그 HDL 3)
    HDL 코드: D F/F, SR F/F, T F/F을 Verilog로 설계해 보자→ 실험에서 D F/F를 설계할 때 썼던 HDL은 다음과 같다.module DFF (c ... Chapter 1. 실험 목적- FlipFlop을 설계 해보고 클락 분주(Clock Divider)을 구성해본다.Chapter 2. 관련 이론1. 실험 내용 및 Verilog
    리포트 | 7페이지 | 2,000원 | 등록일 2025.01.20
    다운로드 장바구니
  • 판매자 표지 자료 표지
    논리설계 및 실험 13 레포트 (베릴로그 HDL 4)
    . 실험 내용 및 Verilog HDL 코드-> 4개의 코드를 위와 같이 구성할 것이다. (Top-module은 seg_test로 설정)① seg_dec 코드-> input 4bit ... Chapter 1. 실험 목적- 클락 분주(Clock Divider)와 지금까지 배운 verilog 기초 지식들을 바탕으로 초시계를 만들어 보자Chapter 2. 관련 이론1
    리포트 | 7페이지 | 2,000원 | 등록일 2025.01.20
    다운로드 장바구니
  • 판매자 표지 자료 표지
    논리설계 및 실험 11 레포트 (베릴로그 HDL 2)
    Chapter 1. 실험 목적- 지난주 베릴로그 실습에 이어(AND, OR gate 설계) Full Adder을 설계 할 수 있다.Chapter 2. 관련 이론1. Verilog ... 실습 용어 및 이론: HDL은 Hardware Description Language의 줄임말이며 FPGA 또는 집적회로를 설계할 때 쓰이는 언어를 뜻한다. 즉 ... 로 구성이 되었으며 모듈단위로 설계한다. VHDL도 회로를 설계할 수 있는 언어이다. 학교에서 FPGA로 설계를 진행 할 때는 HDL을 사용한다.
    리포트 | 6페이지 | 2,000원 | 등록일 2025.01.20
    다운로드 장바구니
  • 자료 표지
    서울시립대 전전설2 Lab-03 예비리포트 (2020 최신)
    전자전기컴퓨터설계실험Ⅱ예비리포트Lab-03 Basic Gates in Verilog작성일: 20.09.201. 실험목적Verilog HDL의 기본 사용법을 익히고 비트 단위 연산 ... . 배경이론 및 사전조사HDL 기반 설계 방식은 크게 두 가지가 있다. 하나는 미국방성이 주도로 개발한 VHDL이고 다른 하나는 반도체 업계 주도로 개발된 Verilog HDL ... (Verilog)이다. 우리는 상대적으로 더 유연한 문법을 가진 Verilog로 설계할 예정이다. 그렇다면 이런 HDL 기반 설계가 가진 장점은 무엇이 있을까.먼저 설계 시간을 단축
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 1,500원 | 등록일 2021.09.10
    다운로드 장바구니
  • 자료 표지
    서울시립대 전전설2 Lab-03 결과리포트 (2020 최신)
    전자전기컴퓨터설계실험Ⅱ결과리포트Lab-03 Basic Gates in Verilog작성일: 20.10.021. 실험목적Verilog HDL의 기본 사용법을 익히고 비트 단위 연산 ... . 배경이론 및 사전조사HDL 기반 설계 방식은 크게 두 가지가 있다. 하나는 미국방성이 주도로 개발한 VHDL이고 다른 하나는 반도체 업계 주도로 개발된 Verilog HDL ... (Verilog)이다. 우리는 상대적으로 더 유연한 문법을 가진 Verilog로 설계할 예정이다. 그렇다면 이런 HDL 기반 설계가 가진 장점은 무엇이 있을까.먼저 설계 시간을 단축
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 1,500원 | 등록일 2021.09.10
    다운로드 장바구니
  • 자료 표지
    디지털 공학 실험 XILINX 결과레포트 hlaf, full, 4-bit adder
    1. 실험 제목 [Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증(4-bit Adder)]2. 실험 결과-half adder-full adder-4bit ... adder3. 고찰이번실험도 저번실험과 마찬가지로 verilog를 사용하여 코드를 작성하고 FPGA를 통해 검증을 하는 실험이었다. 저번 실험이 논리 게이트 였다면, 이번 실험
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2021.06.21
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab06(예비) / 2021년도(대면) / A+
    Pre-reportSequential Logic 1날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential ... - Verilog HDL의 +/- 연산자를 이용하여 쉽게 모델링이 가능함.(5) Sequential logic 모델링- always 구문으로만 작성이 가능.- Sensitivity list ... 래치와는 달리클럭 입력을 가지고 상승에지에서 동작한다는 것이다.(3) Veriolg HDL의 always문 안에서 blocking 할당(‘=’)을 사용하는 경우와 nonblocking 할당(‘
    Non-Ai HUMAN
    | 리포트 | 16페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    FPGA Board를 이용한 FSM회로의 구현 (up-counter) 결과레포트
    Verilog HDL과 FPGA를 이용해 카운터를 설계할 때는 count = count + 1; 과 같이 간단한 코드로 논리를 만들 수 있어서 간편했다. 또 배열 형태로 되어있는 레지스터 ... 결과simulation waveformFPGA board 사진3. 고찰이번 실험에서는 기초 Up-Counter를 verilog 언어로 구현하고 시뮬레이션 결과를 확인한 뒤, FPGA
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,000원 | 등록일 2022.11.06
    다운로드 장바구니
  • 자료 표지
    전전설2 3주차 실험 결과레포트
    Verilog HDL2. 실험목적 : 여러가지 Verilog HDL 언어의 기본 사용법을 익힌다.- 비트 단위 연산자를 이용하는 방법- Gate Primitive를 사용하는 방법 ... 는 VHDL로 미국방성 주도로 개발하였고 엄격한 문법이 특징이고 나머지 하나는 Verilog HDL로 반도체 업계주도로 개발하였고 유연한 문법이 특징이다. 이 중 이번 실험에 사용 ... 하는 언어는 Verilog HDL이다. Verilog HDL은 1983년 Gateway Design Automation사에서 하드웨어 기술언어인 HiLo와 C언의 특징을 기반으로 개발
    Non-Ai HUMAN
    | 리포트 | 23페이지 | 1,000원 | 등록일 2021.11.30
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab03(결과) / 2021년도(대면) / A+
    Post-reportBasic Gates in Verilog실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어의 기본 사용법을 익히 ... . Verilog HDL: 미 Cadence사 제품, 유연한 문법- 1983년 Gateway Design Automation사에서 하드웨어 기술언어인 HiLo와 C언어의 특징을 기반 ... 으로 개발하였다.- 1991년 Cadence Design Systems가 Open Veriog Innternational(OVI)라는 조직을 구성하고 Verilog HDL을 공개했다.
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 2,000원 | 등록일 2022.07.16
    다운로드 장바구니
  • 자료 표지
    시립대 전전설2 Velilog 결과리포트 3주차
    Verilog HDL 실습 3주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit ... 던 이전 실험과 달리 Verilog HDL 코드를 작성하여 실험을 하기 때문에 복잡하고 생소한 Verilog HDL 문법을 이해하고 숙지한 상태가 아니라면 회로를 설계하는데 어려움 ... 하여 기본적인 Verilog HDL 모델링 방법들인 비트연산자 모델링, 게이트 프리미티브 모델링, 행위수준 모델링 방법을 사용하여 AND, NAND, NOR 게이트를 설계해보고 장비
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11
    다운로드 장바구니
  • 자료 표지
    기초전자회로실험 - Sequential logic design using Verilog(순서논리) 예비레포트
    한 reconfigurable system이 시작됨에 따라서 점점 모호해지고 있다. 현재는 회사 고유의 포맷을 이용하기보다는 VHDL과 Verilog로 대표되는 표준 HDL을 널리 사용되고 있 ... 8주차 예비레포트학번 :이름 :분반 :1. 실험 제목 : Sequential logic design using Verilog2. 실험 목적 :1) 래치나 플립플롭의 단순한 기능 ... 을 넘어서 그보다 더 복잡한 기능이나 패턴을 가진 회로의 기능을 verilog로 구현하자.2) 만약에 FPGA보드를 사용한다면, verilog로 구현한 가상회로를 주입하여 FPGA
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 2,000원 | 등록일 2021.02.27
    다운로드 장바구니
  • 판매자 표지 자료 표지
    LG디스플레이 회로설계직 합격자소서 입니다
    었습니다. 주로 verilog HDL을 사용하여 디지털회로를 구현하는 수업이 대부분을 차지했습니다. 중간고사가 끝난 후, 교수님이 제시한 프로젝트는 디지털 시계 제작이었습니다. 수업 ... 주면서 그 과목에 대한 복습도 할 수 있는 1석 2조의 효과를 얻은 경험이었습니다.12년 1학기에 제 디지털 회로와 verilog에 대한 지식을 후배에게 알려주기 위해서 학교
    자기소개서 | 4페이지 | 3,000원 | 등록일 2023.11.19
    다운로드 장바구니
  • 자료 표지
    시립대 전전설2 Velilog 결과리포트 6주차
    Verilog HDL 실습 6주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11
    다운로드 장바구니
  • 자료 표지
    [서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+
    Post-reportSchematic Design with Logic Gates실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어 ... 으며 EPROM 방식(ALTERA가 그 예)도 사용한다.- VHDL 또는 Verilog HDL 언어를 사용하여 디자인한다.- 본 실험에서 사용하는 Xilinx 사의 FPGA인 Spartan-3 ... . Ciletti(2016). Digital Design with an Introducton to the Verilog HDL 5thedition3) XILINX DS099 Spartan
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15
    다운로드 장바구니
  • 자료 표지
    [전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 4주차 예비+결과(코드포함) Combinational_Logic_Design_1 Arithmetic_Logic and Comparator
    가. 실험목표-HDL 문법을 활용하여 Verilog 설계 및 시뮬레이션을 할 수 있다.-감산기와 비교기의 구조 및 동작을 이해 및 확인한다.나. 실험결과1.Full
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.12.14
    다운로드 장바구니
  • 자료 표지
    [검증된 코드 & 복사가능, 학점A+] 전전설2 2.Schematics - 예비+결과+성적인증 (서울시립대)
    고, Verilog HDL을 이용한 설계를 익힐 준비를 마친다.배경 이론 및 사전 조사 실험 전에 조사한 답과 다른 것을 우선 순위로 작성하였다.[3]How many programmable
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.13
    다운로드 장바구니
  • 자료 표지
    시립대 전전설2 Velilog 예비리포트 3주차
    Verilog HDL 실습 3주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date ... 문헌1. 실험 목적Verilog HDL문법을 이해해보자AND gate 설계NAND gate 설계Full adder 설계 (두 가지 방법으로)2. 배경 이론1) Verilog HDL
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,000원 | 등록일 2021.04.16
    다운로드 장바구니
  • 자료 표지
    FlexRay 프로토콜 설계 및 로봇 시스템 응용 (Implementation of FlexRay Communication Controller Protocol and its Application to a Robot System)
    대한전자공학회 강현수, 정진균, 김용은, 허일남
    논문 | 7페이지 | 무료 | 등록일 2025.07.12 | 수정일 2025.07.19
    다운로드
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 29일 토요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
2:49 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기