"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 레포트 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 논리회로실험 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 461-480 / 4,737건

05-논리회로설계실험-예비보고서

과 목 : 논리회로설계실험과 제 명 : #5 조합회로 설계 (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 : A반 ... 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 4. 8논리회로설계 실험 예비보고서 #5실험 1. 조합회로 설계1. 실험 목표2 bit의 코드를 받 ... 이다.- 하나의 입력을 받아 여러 개의 출력포트 중 하나를 선택하여 출력해주는 회로이다.-(4) ALU- 산술논리연산장치(ALU : Arithmetic Logic Unit)의 핵심

리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
10-논리회로설계실험-예비보고서

과 목 : 논리회로설계실험과 제 명 : #10 순차회로 설계_FSM (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 ... : A반 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 5. 6논리회로설계 실험 예비보고서 #10실험 10. 순차회로 설계_FSM1. 실험 목표순차 ... 에 입력의 노이즈가 출력에 전달되지 않는다.- - 기존 밀리 머신에서 디코더를 가진 조합논리회로는 스파크성 잡음을 가지게 되므로 디코더 백엔드 부분에 레지스터를 붙혀 잡음을 제거

리포트 | 6페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
09-논리회로설계실험-예비보고서

과 목 : 논리회로설계실험과 제 명 : #9 순차회로 설계_카운터 (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 ... : A반 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 4. 29논리회로설계 실험 예비보고서 #9실험 9. 순차회로 설계_카운터1. 실험 목표순차회로 ... 하기 때문에 지연시간이 중첩되지 않는다.- 따라서 시간지연 없이 고속으로 동작하는 회로에 적합하다.- CNC 머신이나 로보틱스와 같은 정밀 기계동작의 측정에서 사용된다.(2) 비

리포트 | 8페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
02 논리회로설계실험 예비보고서

논리회로설계 실험 예비보고서 #2실험 2. 반가산기와 전가산기 설계1. 실험 목표VHDL을 이용하여 반가산기와 전가산기를 동작적 모델링과 자료 흐름 모델링으로 설계한다.그리고 ... , 각 가산기의 논리회로를 그려본다.2. 예비 이론(1) 반가산기Half adder, 반가산기는 사칙 연산을 수행하는 기본 회로이며, 2진수 한 자리를 나타내는 2개의 수를 입력 ... 하여 합(SUM)과 자리올림 수(Carry)를 구해주는 덧셈 회로로서, 컴퓨터 내부에서 가장 기본적인 계산을 수행하는 회로이다.1bit의 2진수 2개를 연산할 때, 입력 변수의 내용

리포트 | 6페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
03 논리회로설계실험 예비보고서

논리회로설계 실험 예비보고서 #3실험 3. 병렬가산기 설계1. 실험 목표Signal 과 Variable, Constant의 차이를 이해하고 이진화 십진법과 그 덧셈에 대해

리포트 | 5페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
충북대학교 전자공학부 기초회로실험 논리 게이트 및 부울 함수의 구현 예비 보고서

실험5. 논리 게이트 및 부울 함수의 구현◆ 목적(1) AND, OR, NAND, NOR, XOR, XNOR의 논리 함수 개념과 Gate의 구조 및 기능을 습득한다.(2) 부울 ... 대수를 사용한 논리 회로의 표현 방식 및 등가 회로를 익힌다.◆ 이론(1) NOT(Inverter) : 하나의 입력과 출력을 가지며, 논리적 부정 연산을 행한다.AY0110(2 ... ) OR 게이트 : 입력 중 하나 또는 두 개가 모두 1일 때 출력이 1이 되는 논리 회로.AYC000011101111(3) AND 게이트 : 두 입력이 모두 1일 때만 그 출력이 1

리포트 | 4페이지 | 2,000원 | 등록일 2020.07.26 | 수정일 2020.09.15

다운로드 장바구니
충북대학교 전자공학부 기초회로실험 논리 게이트 및 부울 함수의 구현 결과 보고서

다. 그리하여 각각의 회로에 1과 0의 값을 주는 실험을 하였는데 실험시 1에 해당하는 전압은 5V로 측정하였다. 논리 게이트를 사용하는 것은 쉬우나 부울대수가 복잡해지고 길어지 ... ◆실험 결과(1) SN7408로 회로를 결선하고, 1) B=0, 2) B=1, 3) B=Open 상태에 대하여 진리표를 작성하라.ABY000.1145V010.1440V100 ... V100.1430V113.7421V◆ 비고 및 고찰☞ 논리 게이트를 이용한 전류의 흐름을 알아보는 실험을 하였다. 인버터는 입력 값의 역수를 주고 AND게이트는 곱셈의 결과, OR

리포트 | 2페이지 | 2,000원 | 등록일 2020.07.26 | 수정일 2020.09.15

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - 데이터 오류 정정 및 검출, 블랙잭, 계산기

.데이터 오류 검출 및 정정◦ Parity Bit데이터에 패리티 비트를 붙여서 1의 전체 개수가 짝수 혹은 홀수가 되도록 한다.-> 짝수 패리티 사용◦ 1bit 오류 검출 및 정정 시연Key0를 누르면 시작Key1을 누르면 sw중 랜덤으로 1비트 에러가 발생Key2을 ..

리포트 | 39페이지 | 3,000원 | 등록일 2019.08.29

다운로드 장바구니
[디지털 논리회로 실험] 18장. 링 카운터와 존슨 카운터 결과레포트

디지털논리회로실험 X반결과 레포트주제18장. 링 카운터와 존슨 카운터X조이름학번실험일XX.XX.XX제출일XX.XX.XX1. 사용기기 및 부품· 오실로스코프(WAVEACE 2002 ... . 유의사항· Breadboard의 전압 +5V의 실측값은 4.89V이다.· 실험 1~4 중 2,3을 진행하였다.3. 결과(1) JK 플립플롭을 이용한 링(Ring) 카운터회로도 ... 많은 상태를 가지는 존슨 카운터의 특성을 실험을 통해 확인하였다. 회로 구성 시 링 카운터와 다른 점은 마지막 플립플롭의 출력의 보수가 첫 번째 플립플롭의 입력에 연결된다는 것이

리포트 | 5페이지 | 1,000원 | 등록일 2017.07.02

다운로드 장바구니
논리회로실험10. 다멀티플렉서

논리회로실험 결과 보고서실험. 디멀티플렉서를 이용한 조합 논리회로▶ 실험 데이터 및 관찰▶ 실험결과 정리.디 멀티플렉서는 멀티플렉서와 반대로 하나의 출력선으로 들어오는 데이터 ... MY, SR이 불이들어온다. 나머지도 마찬가지이다.이실험을통해 DMUX가 선택입력에의해 출력값을 결정할 수 있고 결정된 출력값을 논리회로로 연결하면 여러 조합회로를 구성 할 수 있 ... 정보를 선택하여 각각의 다른 출력으로 보내는 것이다. 이 실험에서는 2개의 선택입력을 받아서 4개의 출력으로 신호등을 구성하는 실험을 해보았다. 먼저 S0, S1이 0일 경우 Y0

리포트 | 3페이지 | 1,000원 | 등록일 2012.09.08

다운로드 장바구니
논리회로실험15 비동기식

논리회로실험 결과 보고서실험. 비동기식 카운터▶ 실험 데이터 및 관찰단계 1의 파형상향 카운터인가 하향 카운터인가? 하향단계 2의 파형상향 카운터인가 하향 카운터인가? 하향단계 ... 하향 카운터인가? 하향▶ 실험결과 정리.- 이 실험을 통해 비동기식 카운터를 소자를 사용해서 직접 카운터를 해보았다. 카운터의 결과 계수는 다이오드의 불이 온오프 됨에 따라 알 ... 카운터인지 하향 카운터인지 측정 할 수 있었다.▶ 실험 후 퀴즈1) 그림 15-2 카운터의 LED는 동시에 켜진다고 가정한다. 인가되는 클럭은 정상적으로 동작한다. 이러한 문제

리포트 | 3페이지 | 1,000원 | 등록일 2012.09.08

다운로드 장바구니
논리회로설계실험 프로젝트 8Bit 계산기

논리회로설계 설계 보고서 #11. 설계 배경 및 목표논리회로설계 수업을 진행하며 학습한 내용을 활용하여 목표에 따른 논리회로를 설계한다.8bit 덧셈기를 구현하고 결과를 7 s ... egment로 출력하는 회로를 설계하는 것이 이번 설계의 목표이다.설계된 회로로 수행할 덧셈은 다음과 같다.1) 93 + 772) 27 + 643) 51 + 984) 43 + 325 ... 로 나타내기 위해서는 나눗셈을 시행하는 복잡한 회로가 요구되기 때문에, BCD코드는 10진 출력을 요하는 회로나, 마이크로프로세서에 주로 사용된다.10진법0123456789BCD0

리포트 | 11페이지 | 2,000원 | 등록일 2015.04.17

다운로드 장바구니
논리회로실험 RAM

의 주소값을 주소선을 통해 입력하고, 쓸 데이터를 데이터선을 통해 입력한 후, 제어선을 통해 쓰기신호를 주면 해당장소에 데이터가 기록된다.2 RAM 회로 설계그림 12-1에 나타내 ... 었던 RAM의 내부회로를 설계해보자. 그림 12-2에 4x3비트 용량을 갖는 RAM의 내부회로를 나타내었다. RAM의 내부회로는 그림 12-2(a)에 나타낸 것과 같이 주소 디코더 ... 회로 내부에 존재하는 디코더는 E=1일 경우 주소선으로부터 주소값을 입력받아 해당되는 번지에 속한 셀들을 선택하는 역할을 수행한다. 예를 들어 주소선에 A1A0=00 이 입력

리포트 | 4페이지 | 1,000원 | 등록일 2010.03.20

다운로드 장바구니
아주대 논리회로실험 실험결과1 Basic Gates

는 실험이 었다. 우선 이 실험은 논리회로실험 수업의 첫 실험으로 실험가운데 많은 어려움이 있었지만대부분의 실험이 예측했던 대로 Pspice simulation 값과 일치하는 결과 ... -input NAND gate를 구성하는 실험을 했는데 1개의 2-input AND gate와 2-input NAND gate 이용하여 회로를 구성하였고 Boolean equation Y ... )에서는 3-input NOR gate를 구성하는 실험을 했는데 1개의 2-input OR gate와 2-input NOR gate 이용하여 회로를 구성하였고 Boolean

리포트 | 12페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
아주대 논리회로실험 실험예비1 Basic Gates

ollector 출력에서는 직접적으로 H, L의 논리 레벨이나 기타 출력을 얻을 수 없고 다른 회로에 종속되어서 어떤 값을 취하거나 신호를 전달 할 수 있게 된다.- pull-up 저항 ... 실험 1. Basic Gates 예비보고서● 예비보고서 문제(1) 실험방법 (1)에서처럼 2-input gate를 이용하여 3-input OR, NAND, NOR gate를 실험 ... 의 simulation(2) 실험(3)의 logic diagram에서 출력 X,Y,Z에 대한 Bloolean equation을 두 입력 A, B 로 나타내고 이 식의 truth

리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
성균관대 논리회로 설계실험 VHDL을 이용한 8bit decimal Counter

성균관대 논리회로 설계실험 VHDL을 이용한 8bit decimal Counter입니다.당시 한태희 교수님이셨고, 두번째 과제였습니다.8bit decimal Counter schematic 및 소스코드 첨부합니다.modelsim 상에서 VHDL파일로 실행가능합니다.

리포트 | 1,000원 | 등록일 2017.05.23

다운로드 장바구니
<논리회로실험>단안정 및 비안정 멀티바이브레이터

_{1} ,`A _{2} ,`B에 필요한 연결을 결정하여라. 실험 결과에 입력 논리 레벨과 펄스 발생기 연결에 대하여 목록을 작성하고 회로를 구성하여라. 원-숏은 잡음(noise ... },C _{EXT}의 값을 실험 결과의 표 1에 기록하여라.그림 4. 74121을 사용한 단안정 멀티바이브레이터그림 5. 단안정 멀티바이브레이터 회로 구성R _{T}와C _{EXT ... (Astable, 연속되는 구형파 펄스 발진기) 이렇게 세가지 종류가 있다.1.2 단안정 멀티바이브레이터트리거될 때 하나의 단일 펄스를 발생시키는 회로 이며 원숏(One-shot)이

리포트 | 5페이지 | 1,500원 | 등록일 2015.12.15

다운로드 장바구니
논리회로실험 결과보고서6 Latch & Flip-Flop

까지의 실험과는 그 성격이 달랐는데, 지금까지 구성해왔던 조합논리회로가 아닌 순차논리회로를 구성해보는 것이었다. 따라서 두 논리회로의 특성과 차이점을 알아보았고, 그 과정에서 클럭 신호 ... 능력이 없다. 지금까지 실험해온 가산기, 감산기, 디코더 등이 해당된다고 할 수 있다.? 순차논리회로란 상태 값을 저장하여 그 상태 값이 다시 입력으로 전해져, 다음 상태 값 ... 6. Latch & Flip-Flop실험 과정 및 결과Part 1. R-S Latch with Enable74HC00을 이용하여 만든 R-S Latch 회로이다. Enable

리포트 | 5페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
아주대 논리회로실험 5 예비보고서 Decoder & Encoder

을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/04/10과목명: 논리회로실험교수명: 이정원분 반: 5조학 번:성 명:실험5. Decoder ... 과정 및 예상결과실험1 2X4 DECODER위 회로를 구성하고 모든 입력에 대하여 결과 값을 확인한다. 아래의 진리표와 같게 나올 것이라 예상한다.INPUTOUTPUTSW2SW1D4 ... D3D2D10*************0010110001실험 2 BCD to Decimal Decoder위 회로를 구성하고 모든 입력에 대하여 결과 값을 확인한다. 아래의 진리표

리포트 | 8페이지 | 1,000원 | 등록일 2016.12.24

다운로드 장바구니
디지털 회로실험 2장 기본 논리 게이트

02장. 기본 논리 게이트목차●실험목적●이론●실험방법●실험데이터●검토 및 고찰실험목적1. NOT, OR/NOR, AND/NAND 게이트의 동작을 이해하고 NOR 및 NAND ... 같았고, 심화과정으로 더 파헤쳐 볼 수 있었다. 처음 실험을 하면서 회로도도 어색하게만 느껴졌고, 어색한 감이 없지 않았다. 그래서 그런지 회로도 하나 가지고 ... 게이트를 이용한 NOT, OR, AND 게이트의 구성법을 익힌다.이론1. NOT 게이트 또는 인버터-입력 전압이 반전되어 출력으로 나타나는 논리 게이트2. OR와 NOR게이트-OR

리포트 | 9페이지 | 1,000원 | 등록일 2014.03.17 | 수정일 2014.04.07

다운로드 장바구니

이전10개 19 20 21 22 232425 26 27 28 다음10개

파워링크

신청하기