"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 레포트 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 논리회로실험 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 421-440 / 4,738건

논리회로실험 결과보고서4 Multiplexer & Demultiplexer

는 것이다.(b)INPUTOUTPUTS1S0Y00D001D110D211D3이 실험은 74HC153을 이용하여 4×1 Multiplexer 회로를 구성해보는 것이었다. 회로 결선도 ... 었다.Part 2. Demultiplexer(a)이 실험은 74HC11과 74HC04를 이용하여 1×4 Demultiplexer 회로를 구성해보는 것이었다. 74HC11 ... 와 IC 칩을 이용하여 각각 회로를 구성해보고, 그 차이를 알아봄으로써 원리에 익숙해지기 위함이었다.? 실험 1은 4×1 Multiplexer 회로를 구성해보는 것이었다. (a

리포트 | 5페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
논리회로실험 결과보고서5 Decoder & Encoder

출력 논리회로이다. 또한 Encoder는 소자의 출력코드가 입력 코드보다 작은 비트를 가질 경우 그 소자를 Encoder라고 한다.? 저번 실험에서의 Demultiplexer와 이번 ... 실험은 74HC11과 74HC08를 이용하여 2×4 Decoder 회로를 구성해보는 것이었다. 그 결과는 예비보고서에서 예상했던 것과 일치하였고, 회로 결선도 또한 실제 회로 ... 실험은 74HC42를 이용하여 BCD to Decimal Decoder 회로를 구성해보는 것이었다. 그 결과는 예비보고서에서 예상

리포트 | 5페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
논리회로실험2014 -Adder Subtractor

*************00110110010101011100111111Full Adder는 3개의 입력과 2개의 출력으로 구성되는 논리회로로 1비트의 2진수 3개를 더하는 회로이다. 3개의 입력은 x, y, Ci (Carry in)으로 구성 ... omponent의 사용 방법을 학습한다.3) ISE Design Suite를 이용하여 설계한 회로를 simulate하여 정상 작동여부를 확인한다.2. Background1) Lab

리포트 | 18페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니
논리회로설계실험 ALUkit (결과보고서)

논리 연산 장치(기구).[네이버 지식백과] ALU [Arithmetic and Logic Unit] (용어해설)위의 ALU를 통하여의 연산을 수행하는 회로를 설계한다.이렇게 수행 ... you solved먼저 ALU의 경우는 이전 실험에서 설계하였던 회로를 약간 변경하여 사용을 하였다. 이 때 상태별 output은 다음과 같다.그리고 입력 operand는와 같 ... _a, input_b에 새로운 값을 넣은에 해당하는 회로에서 00의 출력을 나타낸다.3. Conclusion이번 실험은 이전에 설계하였던 ALU회로를 사용하여 키트에 직접 적용

리포트 | 20페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - 8-bit Signed Adder/Substractor, Multiplier

1. 관련이론? Adders→ Adds two N-bit binary numbers-2-bit adder: adds two 2-bit numbers, outputs 3-bit result-e.g., 01 + 11 = 100 (1 + 3 = 4)→ Can design u..

리포트 | 19페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 결과 보고서

디지털논리회로실험결과 보고서[5주차]실험 5. Arithmetic comparator, Adder and ALU1. 실험 개요1) Arithmetic comparator를 기본 ... adder 설계실험 2)의 full-adder 3개를 이용하여 [그림 7]과 같이 회로를 설계하였다. X=011일 때의 시뮬레 이션 결과는 [그림 8]과 같다.[그림 7][그림 8 ... 의 트랜지스터 개수가 AND gate, OR gate의 트랜지스터 개수보다 적으므로 고집적 회로 설계시 이러한 방법을 통해 비용을 대폭 절감할 수 있다.실험 3)에서는 가산기

리포트 | 8페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
실험6-산술논리연산회로-예비레포트

실험 6. 산술논리연산회로목차 TOC \o "1-3" \h \z \u Hyperlink \l "_Toc401081084" 1실험 목적 PAGEREF _Toc401081084 \h ... OR 게이트로 구성된 4진수/2진수 우선순위 인코더를 도시하라. PAGEREF _Toc401081094 \h 6실험 목적산술논리연산회로에 대해 알아본다.산술논리연산회로를 구현 ... . PAGEREF _Toc401081088 \h 4 Hyperlink \l "_Toc401081089" 3.3실험과정 3.1에서 구성한 회로의 출력을 BCD/7-세그먼트 디코더 드라이버(74

리포트 | 14페이지 | 1,000원 | 등록일 2017.03.07

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 6. Flip-flops and Shift Registers 예비 보고서

디지털논리회로실험예비 보고서[7주차]실험 6. Flip-flops and Shift Registers1. 실험 목적1) Flip-flops의 종류와 용도를 알아본다.2) SR ... 를 이해한다.2. 관련 이론1) 조합 논리회로와 순차 논리회로① 조합 논리회로 (Combinational logic circuit) : 출력이 현재의 입력에 의해서만 결정됨② 순차 ... 논리회로 (Sequential logic circuit) : 출력이 현재의 입력과 현재의 상태에 의해 결정됨2) 래치와 플립플롭 : 1비트의 정보를 저장할 수 있는 회로① 래치

리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 예비 보고서

1. 실험 목적1) Arithmetic comparator를 기본 게이트 및 VHDL로 구현한다.2) 1-bit full adder를 기본 게이트 및 VHDL로 구현한다.3) 3 ... 를 비교하는 회로이다. 3개의 출력 AgtB, AeqB, AltB가 있으며 각각 A>B, A=B, A ... 1]에 회로도를 나타내었다.2) Half-Adder두 1-bit 2진수의 덧셈 결과는 [표 1]의 진리표와 같다. 여기서 carry는 AND 연산으로, sum은 XOR 연산으로 얻

리포트 | 9페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
논리회로실험 결과2

CMOS 회로의 전기적 특징실험의 목적 : High-speed CMOS logic family인 74H시리즈의 전기적 특성을 이해하고 실험을 통해 동작을 확인한다.실험1 ... 었다. 그래서 우리는 실험1과 2를 통해서 74HC04N과 SN74HC14의 동작에 대한 차이를 알아보았다. 74HC04N에 비해서 SN74HC14는 슈미트리거 회로로서 히스테리시스 구간을 가짐으로 인해 노이즈에 대해 반응을 덜 한다는 것을 확인했다. ... . Logic Levels & DC Noise Margins입력 전압을 올리면서 측정 할 때와 내리면서 측정 할 때의 값이 약간 다르다. 이론상으로는 실험1에서 히스테리시스가 없으나 실제

리포트 | 3페이지 | 1,500원 | 등록일 2012.07.13

다운로드 장바구니
논리회로실험_결과6

실험6. 시프트레지스터와 카운터(2)집적회로 시프트 레지스터Shift PulseL0L1L2L3L40LLDDD1DLLDD2DDLLD3DDDLL4DDDDL5DDDDDLED에 불이 0 ... ounter의 동작원리와 특성을 알아보는 실험이었다. F/F과 NAND gate를 이용하여 집적회로 시프트레지스터를 구성하고 동작을 알아보는 실험을 먼저 하였었는데 5비트로 구성을 해 ... 꺼지는 과정을 한번 거치면 더 이상 반응이 없는 회로가 마지막 LED에서 다시 첫 번째 LED로 신호가 순환하는 형상으로 동작했다. 이 실험을 하면서 회로도도 교재에 나와 있

리포트 | 4페이지 | 1,500원 | 등록일 2012.07.13

다운로드 장바구니
논리회로실험_결과8

실험8. RAM(2)64-bit IC RAM-type 7489[7489 기능표]ME(pin2)WE (pin3)동작Condition of Output00WriteComplement ... nothingHigh[그림 2. 64-bit RAM]이 실험은 램에 대해 알아보기 위한 실험으로 address가 DCBA자리에 해당하도록 2^4 개만큼을 가지고 따라서 16종류의 data ... 로 하고 읽어내는 기능으로 동작하도록 하면 결과값(led로 표현)으로 다시 0001을 읽어 내는 것이다.다음은 교재에 있는 실험 순서에 따라 동작을 알아보겠다.1) ME와 WE를 +5

리포트 | 4페이지 | 1,500원 | 등록일 2012.07.13

다운로드 장바구니
논리회로실험_예비6

(1)시프트레지스터로 만들어진 링카운터의 구조와 동작원리에 대해 조사하라. 시프트 레지스터의 마지막에 나온 데이터가 다시 첫 번째의 입력으로 들어가게 되는 구조다. 따라서 정보가 순환하면서 유지되고 이것을 순환시프트레지스터라고 하고 링카운터로 사용한다.(링카운터는 한..

리포트 | 10페이지 | 2,000원 | 등록일 2012.07.13

다운로드 장바구니
논리회로실험 예비보고서4 Multiplexer & Demultiplexer

XXX00011XXX101실험과정 및 예상 결과Part 1. Multiplexer(a) 위와 같은 회로를 구성하고 아래 표와 같은 입력을 가한 후에 멀티플렉싱 기능이 이루어지는지 확인 ... 4. Multiplexer & Demultiplexer실험목적실험이론? Multiplexer: Multiplexer는 입력에 연결된 n개의 신호원 중에서 하나의 데이터를 출력 ... 으로 연결하는 디지털 스위치로써, MUX라고도 불린다.4 TIMES 1 Multiplexer의 회로도와 진리표는 다음과 같다.INPUTOUTPUTS1S0Y00I001I110I211I3

리포트 | 8페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
[논리회로실험] 실험1. 기본 게이트 설계

과 목 : 논리회로설계실험과 제 명 : 실험1. 기본 게이트 설계담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.03.24 ... your circuit does이번 사용할 회로는 단순한 논리 게이트들 이다. 실험에 사용할 게이트는 총 3개로 AND 게이트, OR 게이트, XOR 게이트를 사용한다.AND 게이트 ... IntroductionModelSim 프로그램을 통해 '논리회로' 시간에 배운 논리 게이트들의 VHDL 코드를 직접 짜보고 실제로 잘 구현되는지 확인한다.Design① Describe what

리포트 | 8페이지 | 1,500원 | 등록일 2014.03.22

다운로드 장바구니
[논리회로실험] 실험4. ALU&Booth

과 목 : 논리회로설계실험과 제 명 : 실험4. Booth 곱셈기 및ALU 설계담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.04.09 ... 한다. 즉, 흔히 말하는 사칙연산과 같은 연산을 말한다. 여기서는 두 수를 더하고 빼는 것과 어떤 수에 1을 더하거나 빼는 것을 의미한다.② 논리연산 : 논리회로에서 배우는 연산이 ... .Introduction이전 실험들을 통해 단순한 가/감산기(Ripple Carry Adder)와 응용된 가/감산기(Carry Lookahead Adder)를 설계해보았다. 이번 실험

리포트 | 31페이지 | 2,500원 | 등록일 2014.03.22

다운로드 장바구니
[논리회로설계실험]커피자판기설계

커피자판기(FSM 설계)1. 실험 내용1) 다음 상태도와 동작에 따라 커피자판기를 설계하시오.① 상태도② 동작 설명? 전원이 인가되고 Recet이 되면 "00"상태로 존재 ... ”(ST2) 상태로 계속 존재.? 출력 State_out 은 “00”(ST0)일 때 “00", “01”(ST1)일 때 “01”, “10”(ST2)일 때 “10”을 출력한다.2. 실험 ... _logic; -- 다섯 개의 입력과 하나의 출력을 선언, state_out은 회로의 상태변수가 어떤 값을 저장하고 있는지를 보여주기 위해 필요.reset : in std

리포트 | 5페이지 | 1,500원 | 등록일 2015.07.07

다운로드 장바구니
논리회로실험 예비2

의 경우는 Vcc값의 30%에 해당한다.3. 천이시간(Transition time)과 전달지연(Propagation delay)의 정의를 각각 쓰고 말로 설명하시오.논리 회로의 출력 ... 지만 그래프상에서 가로축의 한칸한칸이 작기 때문에 계단형이 두드려져 보이고 출력이 0가까이 떨어지기까지의 입력 구간은 1V 정도입니다.실험2옆의 화면은 회로도의 캡쳐 화면입니다.첫 ... 1. CMOS Inverter의 동작에 대해 설명하시오. 또한, CMOS NAND게이트와 NOR게이트의 회로도를 그려보시오.(1) Vin이 0V인 경우아래쪽의 n채널 트랜지스터

리포트 | 8페이지 | 1,500원 | 등록일 2012.07.13

다운로드 장바구니
논리회로실험_결과4

74HC153을 이용하여 다음 회로를 구성한다.우리반은 실험(1)은 생략하고 실험(3)만 했는데 (1)과 (3)의 차이는 둘다 4X1 멀티플렉서이고 그래서 당연히 결과값도 같 ... 실험 4. 멀티플렉서와 디멀티플렉서목적멀티플렉서와 디멀티플렉서의 원리를 이해하고 실험을 통해 동작을 확인한다.입력출력ES1S0D3D2D1D0Y+5VXXXXXXL000+5+5+50 ... L000000+5H00+5+5+50+5L00+500+50H0+50+50+5+5L0+500+500H0+5+50+5+5+5L0+5+5+5000H실험 1.(3) 4x1 멀티플렉서 IC인

리포트 | 2페이지 | 1,500원 | 등록일 2012.07.13

다운로드 장바구니
논리회로실험_예비8

실험8. RAM실험목적반도체 메모리의 기본적인 동작 원리를 알아보고 MSI(TTL) 64비트 기억소자의 동작을 실험을 통해 확인한다.이론1. RAM이란?RAM은 기억된 정보를 읽 ... 과 해독의 두 회로가 있어서 정보의 기록, 해독이 가능하고 컴퓨터나 주변 단말기기의 기억장치에 널리 쓰인다. 대표적인 RAM의 종류에는 DRAM, SRAM이 있다.2. RAM ... =0 일 때, 쓰기동작이 수행된다.RAM 회로 내부에 존재하는 디코더는 E=1일 경우 주소선 으로부터 주소값을 입력받아 해당되는 번지에 속한 셀들을 선택하는 역할을 수행한다. 예

리포트 | 10페이지 | 2,000원 | 등록일 2012.07.13

다운로드 장바구니

이전10개 17 18 19 20 212223 24 25 26 다음10개

파워링크

신청하기