"전자회로2"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로 전자공학실험2 실험 02_정류회로 반도체 용어집 모듈형 요약 전자회로설계실습 학사편입 예비보고서 발광 다이오드 mosfet 특성 실험

판매자 표지는 다운로드시 포함되지 않습니다.

"전자회로2" 검색결과 421-440 / 27,572건

[기초전자회로실험2] "MOORE & MEALY MACHINE - FPGA" 예비보고서

1Result report Electronic Engineering기초전자회로실험MOORE & MEALY MACHINE - FPGA자료는 실제 실험을 바탕으로 작성되었으며,보고서 ... 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목① MOORE & MEALY MACHINE

리포트 | 5페이지 | 1,500원 | 등록일 2019.03.27 | 수정일 2019.03.29

다운로드 장바구니
제너 다이오드를 이용한 정전압 회로-보고서2(한기대 전자회로실습)

실험 결과 보고서2- 제너 다이오드를 이용한 정전압 회로담당교수조현찬 교수님학 번이 름제 출 일2012. 9. 21◆ 기본 회로◆ 동작 원리◇ 제너다이오드→ 제너 다이오드는 역 ... .Izm : 제너 전류의 최대 값이고, 제너 다이오드의 견딜 수 있는 최대 전류이다.Izk : 시험 전류라고 불리는 제너 전류 값으로 데이터 시트에 명시되어있다.· 기본 회로에서 공급 ... 는 제너 전류가 소자의 안정 동작 영역을 넘지 않는 범위에서 가능하나 일반적으로 제너전류의 1/2~ 1/3정도가 한계이다.◆ 소자 선정◇ 사양의 결정 : 공급전압 VS, 출력전압

리포트 | 7페이지 | 1,000원 | 등록일 2016.11.20

다운로드 장바구니
[전기회로설계실습-설계실습 4 Thvenin 등가회로의 설계] 중앙대학교 전자전기공학부 2-2 A+ 예비보고서

이고 옴의 법칙을 적용하여R _{L}에 걸리는 전압은 0.32V이다.3.2(a)V _{Th}와R _{Th}를 이론적으로 구하고 Thevenin 등가회로를 설계하여 회로도를 제출하라 ... 어 회로를 정리하여 구하면 다음과 같다.R _{Th}= {470 TIMES390} over {470+390} + {3.3 TIMES1.2 TIMES10 ^{6}} over {(3.3+1 ... 설계실습 4. Thevenin등가회로 설계설계실습계획서 (그림은 교재의 그림 1 참고)3.1 브리지회로에서R _{L}에 걸리는 전압과R _{L}에 흐르는 전류는 얼마인가?전압원

리포트 | 3페이지 | 1,000원 | 등록일 2020.07.12

다운로드 장바구니
전자회로2(조중렬) 프로젝트1

Project1. cascode1. 문제 조건Vcc = 50Vidc = 5mAAC input = 1uV 의 조건을 가진 cacode단을 설계한다.2. 문제 해결figure 1 ... . cascode circuitfigure 2. output signal+Vpeak=17.445V-Vpeak=17.439VVpp=0.006Vfigure 3. Input sign ... uV로 정해졌다. 트랜지스터 2개를 캐스코드단 형태로 배열했다. 아래쪽 트랜지스터(Q2)로 bias를 0.7V를 입력하고, Q1은 bias를 설정하였다. Q1의값을 200을 맞추

리포트 | 3페이지 | 3,000원 | 등록일 2013.03.31

다운로드 장바구니
아주대학교 전자회로2 설계1

이 전류는M _{2}에 흐르는 전류C _{2}라고 생각 할 수 있다. 그 이유는 베이스 전류는 0으로 생각하기 때문에 콜렉터 전류= 이미터 전류 라고 생각 해도 되기 때문이다. 이 ... 때C _{2}=i _{out}이므로C _{1}=C _{2}=i _{out}로 생각 할수 있다.C _{1}은g _{m} v _{BE}로 여기서v _{BE} =v _{i.n}이기 때문 ... } =r _{o2} r _{o1} g _{m2} �菹�r _{o3} r _{o4} g _{m3}이다.A _{V} ` CONG -g _{m1} (`g _{m2} r _{o1} r

리포트 | 5페이지 | 8,000원 | 등록일 2014.11.30 | 수정일 2016.11.18

다운로드 장바구니
인하대 전자회로실험2 Atmega USART 결과보고서 (9점/10점 만점)

1. 코드 작성(1) 터미널에서 숫자를 입력 받아 2진수로 변환한 뒤, 변환된 숫자를 LED로 표현하기#define F_CPU 16000000UL#define BAUD 9600

리포트 | 3페이지 | 1,000원 | 등록일 2019.12.23

다운로드 장바구니
전자회로실험 2 함수발생기 예비보고서 전자공학

전자회로실험Ⅱ예비 보고서주제 1 . 함수 발생기◆ 목적(1) OP-AMP를 이용한 정현파 발진기의 동작 원리를 이해한다.(2) 윈 브리지 정현파 발진기의 발진주파수를 구하 ... 는 기본파와 고조파의 합으로 나타난다.(2) 윈 브리지 정현파 발진기 원 브리지 발진 회로K : 연산 증폭기의 이득식 (1.1)의 발진조건을 만족하면V _{0} =V _{0 ... 것을 알 수가있었다.(2) PSpice를 이용하여 발진주파수를 구하고 이론적인 값과 비교한다. 또 발진파형의 진폭을 구한다.=> 다음은 위에 PSpice 회로를 이용

리포트 | 7페이지 | 1,000원 | 등록일 2015.08.28 | 수정일 2015.10.21

다운로드 장바구니
전자회로설계실습예비보고서2-Op Amp의 특성측정 방법 및 Integrator 설계

1. 목적OP Amp의 offset 전압과 slew rate를 측정하는 회로, 적분기를 설계, 구현, 측정, 평가한다.2. 준비물 및 유의사항Function Generator ... : 1대Oscilloscope(2channel) : 1대DC Power Supply(2channel) : 1대DMM : 1대Op Amp (LM741CN) : 3개Resistor ... : 51Ω, 100Ω, 1㏀, 10㏀, 100㏀, 1MΩ, 5%, 1/2W : 2개Capacitor: 0.47㎌, 4.7㎌, 100㎌ : 1개Variable Resistor 가변저항

리포트 | 11페이지 | 1,500원 | 등록일 2020.03.29

다운로드 장바구니
인하대 전자회로실험2 Atmega PWM 결과보고서 (10점/10점 만점)

#define BAUD 9600 // Baud Rate : 9600bps#define MYUBRR F_CPU/16/BAUD-1 // UBRR 식 계산(2) CTC(Clear ... Timer on Compare Match) 방식 조사- 2가지의 모드가 존재하며, WGM13:0이 4로 설정되면, TOP 값으로 OCR1A 레지스터가 사용되고, WGM13:0이 12이

리포트 | 3페이지 | 1,000원 | 등록일 2019.12.23

다운로드 장바구니
인하대 전자회로실험2 Atmega Interrupt 결과보고서 (10점/10점 만점)

1주차 결과보고서과목명전자회로실험2분반학과전자공학과이름제목Interrupt1. 코드 작성(2) 스위치를 사용하여 interrupt를 통해서 스위치를 누르면 LED가 왕복

리포트 | 3페이지 | 1,000원 | 등록일 2019.12.23

다운로드 장바구니
[기초전자회로실험2] "Verilog Basic, FPGA / Shift register - FPGA" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험Verilog Basic, FPGA / Shift register - FPGA자료는 실제 ... 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목① Verilog ... Basic, FPGA② Shift register - FPGA2. 실험목적① Study the Basic Verilog, FPGA② Study the Shift register③

리포트 | 8페이지 | 1,500원 | 등록일 2019.03.25 | 수정일 2019.03.29

다운로드 장바구니
[기초전자회로실험2] "Verilog Basic, FPGA / Shift register - FPGA" 결과보고서

1Result report Electronic Engineering기초전자회로실험Verilog Basic, FPGA / Shift register - FPGA자료는 실제 실험 ... 을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목① Verilog ... Basic, FPGA② Shift register - FPGA2. 실험결과 및 사진FPGA에 Verilog로 입력한 Shift register Counter를 programing 한 이

리포트 | 3페이지 | 1,000원 | 등록일 2019.03.25 | 수정일 2019.04.01

다운로드 장바구니
전자회로 설계 및 실험2, 18. CMOS 연산 증폭기 결과보고서

전자회로 설계 및 실험2 결과 보고서작성자:학번:실험조:실험일:실험제목CMOS 연산 증폭기실험목표1. 기본 2단 CMOS 증폭기 구조에 대한 내부 구조를 이해한다.2. 비교적 많 ... 하므로 이는 phase margin이 커지는 것을 의미한다.참조: Fundamentals of Microelectronics, 2nd Ed, Razavi. Ch 6,9, 12.전자회로 설계 및 실험2전기전자공학부 ... 은 수의 CMOS 소자를 이용한 보다 큰 시스템 응용에 대해 알아본다.기초 이론2단 구성 회로[그림 1] 2단 구성의 CMOS 연산 증폭기[그림 1]은 전형적인 2단 CMOS 연산

리포트 | 5페이지 | 1,000원 | 등록일 2018.09.19

다운로드 장바구니
[A+]아주대 전자회로실험 실험2 전류전압 변환회로 예비보고서

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2016 / 09 / 19과목명: 전자회로실험교수명: 홍송남 교수님학 번 ... : 201220611성 명: 장진우실험 1. 전류-전압 변환회로1. 목적전류-전압 변환기, 전압-전류 변환기, 전류 증폭기에 대해서 알아본다.2. 이론비반전 연산증폭기 회로 ... }} over {R1} `=` {R _{2}} over {R _{1}} +1Z _{in} `=` INF Z _{out} `=`0- 전압 증폭기 회로- 이상적인 증폭기에서, 입력 임피던스

리포트 | 6페이지 | 1,000원 | 등록일 2017.06.09

다운로드 장바구니
[A+]아주대 전자회로실험 실험2 전류전압 변환회로 결과보고서

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일: 2016 / 09 / 26과목명: 전자회로실험교수명: 홍송남 교수님학 번 ... %0.61%시뮬레이션2.94%0.45%0.15%0.72%대체적으로 오차율이 얼마 발생하지 않은 것을 확인할 수 있었다. 따라서 이론에 따라 회로를 잘 설계하여 실험이 진행된 것 ... 을 확 3. 회로 구성- 실험 3. 시뮬레이션실험 3의 회로의 구성 또한 PSpice 시뮬레이션 회로를 바탕으로 구성을 하여 설계를 하였다. 측정은 기본적으로R _{2}와 가변저항

리포트 | 10페이지 | 1,000원 | 등록일 2017.06.09

다운로드 장바구니
전자회로 설계 및 실험2, 17. 종속 트랜지스터 증폭기 결과보고서

전자회로 설계 및 실험2 결과 보고서작성자:학번:실험조:실험일:실험제목종속 트랜지스터 증폭기실험목표1. RC 결합된 2단 증폭기의 선형 동작 범위를 결정한다.2. 증폭기 각 단 ... : Fundamentals of Microelectronics, 2nd Ed, Razavi. Ch 6,7.전자회로 설계 및 실험2전기전자공학부 ... 는데 이는 증폭된 신호를 다시 한번 증폭시키는 2단 증폭 회로의 특성상 증폭도가 제곱이 되기 때문이다.고찰이 실험에서의 각 소자의 역할을 살펴보자면 , 는 DC Block, , 는

리포트 | 5페이지 | 1,000원 | 등록일 2018.09.19

다운로드 장바구니
연세대학교 전기전자 기초회로이론 2차프로젝트

기초회로 이론Computer Project #21. V1, V2, V3 가 각각 110cos(377t), 110cos(377t+120), 110cos(377t+240) [volt ... ] 이고, R1=R2=R3= 5[Ohm], L1=L2=L3= 5mH, R4=R5=R6=20[Ohm], L4=L5=L6=60mH 인 Balanced Y-Y 결선을 PSPICE로 구현 ... 하고 2-Wattmeter Power Measurement 방법(교재 579쪽)으로 모든 부하 (Z _{L} =20+j omega 60 BULLET 10 ^{-3

리포트 | 7페이지 | 2,000원 | 등록일 2016.12.06

다운로드 장바구니
전자회로실험2(충북대)실험 8. 555 Timer 결과

전자회로실험2 결과보고서실험8. 555 Timer4. 실험 방법실험 1 : 단안정 동작(1) 그림 21-8의 회로를 구성하고 RA = 1㏁, C1 = 10㎌를 연결한다.(2) 1 ... 번 실험은 2학년 1학기의 기초회로실험에서도 해 보았던 555타이머 실험이었다. 실험에서 나오는 두 회로인 단안정 타이머와 비안정 타이머는, 전자의 경우 파형을 얻기 위해서는 임의 ... 사이클에 영향을 미치지 않은 것을 확인하라(이 타이밍 사이클은 약 11초간 계속).(6) (3),(4)번을 반복하여 표 21-2를 완성하라.실험의 회로이다. 책과 같은 동작

리포트 | 4페이지 | 2,000원 | 등록일 2016.11.09

다운로드 장바구니
전자회로실험2(충북대)실험 8. 555 Timer 예비

전자회로실험2 예비보고서실험 8. 555 Timer1. 실험목적(1) 단안정 동작과 비안정 동작에 대해 이해하고 555Timer 회로를 설계2. 실험 이론(1)단안정 동작단안정 ... 의 구형파를 발생시키는 회로를 말한다.② totem-pole output : 전원 Vcc단과 GND단 사이에 2개의 트랜지스터로 출력회로를 구성하여 출력을 얻는 방식.③ duty ... 안정 동작(1) 그림 21-8의 회로를 구성하고 RA = 1㏁, C1 = 10㎌를 연결한다.(2) 1-3번 단자 사이의 전압을 오실로스코프로 측정한다.(3) 표 21-2에 공식

리포트 | 8페이지 | 2,000원 | 등록일 2016.11.09

다운로드 장바구니
2학년 기초전자회로실험 전압분할 및 전류분할 회로 설계

기 초 전 자 회 로 실 험1. 실험 목적1-1 전압분할 및 전류분할 회로 설계(1) 지정된 전압, 전류 조건을 만족하는 전압?전류 분할기를 설계한다.(2) 회로를 구성하고 실험 ... 적으로 입증한다.1-3 중첩의 정리(1) 중첩의 정리를 실험적으로 입증한다.2. 실험 이론1-1 전압분할 및 전류분할 회로 설계전류분할 회로를 설계해야 할 필요가 종종 있다. 시행착오 ... 3)저항기 : 2.2kΩ 1개, 1.2kΩ 1개, 820Ω 1개4. 실험 방법1-1 전압분할 및 전류분할 회로 설계(1) 위와같은회로를 보고 저항을 맞춰서 회로를 구성한다.(2

리포트 | 3페이지 | 1,000원 | 등록일 2015.12.11

다운로드 장바구니

이전10개 17 18 19 20 212223 24 25 26 다음10개

파워링크

신청하기