"논리회로결과"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리회로 전전설2 7400 산술논리연산회로 두더지 잡기 아날로그 FPGA 사칙연산 8비트 병렬 가산기 bcd to 7 segment 10진 ALU

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로결과" 검색결과 421-440 / 5,723건

디지털회로실험. 결과보고서 ch1 ch2 기본논리게이트와 그 응용, 부울 대수

.③ 논리소자들의 작동법을 익힌다.④ 부울 대수의 기본 공리와 정리를 이해한다.⑤ 부울 대수식을 이용하여 논리식을 간소화한다.⑥ 부울 대수식을 논리회로로 나타낼 수 있는 능력을 키운다 ... .2. 실험 결과1-(1) AND 게이트- 실험회로는 다음과 같다.AND 게이트는 A,B 입력 모두 1일때만 출력이 1이된다. 즉 입력 중 어느 하나라도 0 이되면 그 출력은 0 ... 두 출력식을 최소항의 식으로 표현하면X = AB+A Y = A?A= AB+A?1 = A= A(B+1)= A결국 두 회로의 출력의 값을 같게 된다. 다음은 실험결과 데이터 이

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2007.11.12

다운로드 장바구니
Pspice의 스케매틱을 사용하여 논리회로 and or not 을 mos-fet(TR)로 구성한 것입니다. 논리회로 결과보고서

And 회로 구성inverter 회로 구성OR 회로 구성각 구성 회로 그림이 들어있습니다

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2007.10.12

다운로드 장바구니
논리회로 실험(Shift Register & Ring Counter & Counter)시프트 레지스터 ,링카운터, 카운터 에관한 실험데이터 및 모든 내용을 첨부한 만점 결과 레포트

논리회로실험 7. Shift Register & Ring Counterⅰ. Parallel In / Serial Out(1) IC 1의 핀 2와 7에 연결된 PR 단자를 접지 ... 에서와 같은 내용이라 실험하는데 큰 무리는 없었다.※ Ring Counter를 실험하면서 생각하였는데, 이 카운터는 논리회로에서 배운 내용인 1-out-of-ncode를 사용하기에 적절 ... 한 unter와 잘 맞을거란 생각이 들었다.논리회로실험 8. 카운터ⅰ. 7476 J-K 플립플롭을 이용하여 예비 과제에서 구한 4단 2진 count-up 리플 카운터를 구성하고각

Non-Ai HUMAN
| 리포트 | 11페이지 | 5,000원 | 등록일 2008.02.28

다운로드 장바구니
논리회로설계실험 7주차 Flip flop 설계

결과)4.1) JK flip flopJK flip flop의 simulation 결과 출력 파형은 위와 같이 출력되었다. 맨 위의 그래프는 CLK의 그래프로 10ns 마다 1->0

리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
판매자 표지

논리회로및실험 레포트

/XOR-%EA%B2%8C%EC%9D%B4%ED%8A%B8-XNOR-%EA%B2%8C%EC%9D%B4%ED%8A%B8논리회로및실험 결과레포트20000001 임0000000000학부1 ... 논리회로및실험 예비레포트20000001 임0000000000학부1. 내용:(1) NAND 게이트 Hyperlink "http://terms.naver.com/entry.nhn ... ?docId=2835921&ref=y" AND 게이트와 반대로 부정 논리곱을 구현한 디지털 논리 회로의 일종으로, [그림]의 표준 논리 기호에 나타난 것처럼 두 개 이상의 입력과 하나

리포트 | 4페이지 | 1,000원 | 등록일 2024.07.14 | 수정일 2024.07.20

다운로드 장바구니
아주대학교 논리회로실험 / 9번 실험 RAM 예비보고서

E1을 입력한다.5. 7403의 1Y와 2Y를 3A,B 4A,B에 각각 연결한다. (순서는 상관 x)6. 3Y와 4Y에 저항과 다이오드를 연결해서 결과를 확인한다.이 RAM 회로 ... 실험 과정 및 예상 결과1. 위와 같은 회로를 구성하고 주어진 실험을 진행한다.데이터 쓰기 : GWN을 5V에 접속, Memory location(WA-WB) 선택, 입력할 데이터 ... 9번 실험 예비보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 9. RAM1. 회로 결선도※ 이때, 지면상 그리지 못한 일부 출력에는 저항

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
판매자 표지

4주차 결과 보고서 18장 기본 논리 소자

18장 기본 논리소자를 활용한 논리회로 실험 보고서2. a)AND 게이트 전압 측정XYF000.005mV05V0.008mV5V00.005mV5V5V4.945VAND 게이트 진리표 ... 보다 적은 입력값인 경우는 출력값이 0이 나온다는 것을 유추할 수 있다.18장 기본 논리소자를 활용한 논리회로 실험 보고서실 험 일학 과학 번성 명2. d)OR 게이트 전압 측정 ... 측정XF0V0.001mV5V4.941VNOT 게이트 진리표 작성XF001118장 기본 논리소자를 활용한 논리회로 실험 보고서실 험 일학 과학 번성 명3. a) NAND 게이트

리포트 | 6페이지 | 2,000원 | 등록일 2023.03.14

다운로드 장바구니
아날로그 및 디지털 회로 설계실습 결과보고서9

를 포함하여 요약한다.9번 실험에서는 조합 논리 회로의 설계 방법을 학습하였다. 특히 전가산기 회로를 구현하였다. 입출력 단자의 전압을 하나 하나 측정하는 대신 LED를 활용 ... 하여 결과를 시각적으로 확인할 수 있었다.9-4-1 실험에서는 AND와 OR를 사용하여 회로를 설계하였고 9-4-2 실험에서는 XOR을 사용하여 더 단순하고 효율적인 전가산기를 설계 ... 9-4. 설계실습 내용 및 분석9-4-1 설계한 전가산기 회로의 구현(2-level 로직 회로)설계실습계획서에서 그린 2-단계 전가산기 회로를 토글 스위치와 LED를 추가

리포트 | 8페이지 | 1,000원 | 등록일 2024.07.05

다운로드 장바구니
판매자 표지

전전설2 실험1 결과보고서

실험1. TTL design9/1~9/8전자전기컴퓨터공학부 2019440019 김민지결과보고서1. 실험 목적TTL을 이용한 논리 회로 구성을 이해하고 다음과 같은 내용을 포함 ... 하여 실험 및 설계 능력을 함양한다.- OR 게이트논리 회로 실험- XOR 게이트논리 회로 실험- 반가산기 회로 실험- 전가산기 회로 설계2. 배경 이론 및 사전조사[2-1] TTL ... .01 = 300Ω[2-4] 1-bit 반가산기와 전가산기에 대하여 논리 회로도 및 동작을 조사하시오.두 개의 입력 비트(A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출

리포트 | 8페이지 | 1,000원 | 등록일 2023.11.17

다운로드 장바구니
판매자 표지

[A+결과보고서] 실습 7. 논리함수와 게이트

아날로그 및 디지털 회로 설계 실습-실습 7 결과보고서-논리함수와 게이트학 과 :담당 교수님 :제출일 :조/ 학번 / 이름 :7-4. 설계 실습 내용 및 분석7-4-1 설계 ... 게이트의 진리표와 등가회로를 작성하고 두 입력의 모든 경우에 대해 출력 전압의 값을 측정한다.1) NAND 게이트ABY출력 결과001011101110표 1. NAND 게이트 진리 ... . XOR 게이트 진리표 및 출력 결과위 표에 첨부된 사진들에서 구성한 각 게이트의 등가회로와 입력에 따른 LED의 발광 여부를 함께 확인할 수 있다. Power supply의 노란색 불

리포트 | 13페이지 | 1,000원 | 등록일 2025.01.31

다운로드 장바구니
판매자 표지

[고려대학교 디지털시스템실험] - 모든 주차 A+ 결과보고서 총집합

실험제목 Verilog, Quartus 툴 사용방법실험목표 Verilog 사용법을 이해하여 설계한 회로의 동작을 검증한다. 실험결과해당 주차에서는 Verilog의 기본적인 문법 ... 및 설계 방식에 대해 알아본 후, 다음과 같은 그림의 회로를 설계해보는 실험을 수행하였다. input에 대한 t1, t2, result의 논리표는 다음과 같다.회로도대로 설계한 후 ... 다.회로도대로 설계한 후, 테스트벤치를 통해 올바르게 설계되었는지 확인해본 결과, 정상 작동함을 확인할 수 있었다.해당 테스트벤치는 A,B가 각각 (0,0) / (1,0) / (1

Non-Ai HUMAN
| 리포트 | 45페이지 | 2,500원 | 등록일 2022.12.24 | 수정일 2023.01.02

다운로드 장바구니
디지털 논리회로 3주차 예비보고서

합니다. 정논리에서는 1이 켜지는 상태 즉 active high라 한다면 부논리 회로에서는 0이 켜지는 상태가 되는 것이므로 active low가 되는 것이다.2. 실험 결과2.1 기본 ... 디지털 논리실험 및 설계 3주차 예비보고서실험 준비기본 실험 (1)의 회로가 2-bit 복호기인 이유를 설명하시오.2-bit 복호기는 2개의 input값을 받는다. input값 ... 와 ACTIVE HIGH에 대하여 설명하시오.0을 꺼진 것으로 생각하는 회로는 ‘정논리’회로 , 1을 꺼진 것으로 , 즉 반대로 생각하는 것을 ‘부논리’회로 라 해서 서로 상보적으로 구분

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2021.12.04

다운로드 장바구니
디지털 논리회로 실험 9주차 Shift Register 예비보고서

디지털 논리회로 설계 및 실험예비보고서주제 : Shift Register소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX ... 실험 결과7. 참고 문헌1. 실험 목적시프트 레지스터 (Shift register)의 동작 특성을 확인하고 기본적인 카운터를 구현한다.2. 실험 이론레지스터는 많은 디지털 시스템 ... 에서 매우 중요한 논리 블록이다. 레지스터들은 2진 정보를 저장하고 디지털 연산을 실행하는데 사용된다. 그리고 그것들은 많은 다른 디지털 카운터 종류를 형성하도록 쉽게 변형될 수

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2021.04.22

다운로드 장바구니
[A+] 중앙대학교 아날로그및디지털회로설계실습 결과보고서 9. 4-bit Adder 회로 설계

하였다. 두 번째로, XOR gate를 이용하여 전가산기 회로를 구현하고 전가산기의 진리표와 동일하게 회로가 동작하는 것을 확인하였다. 9-1. 서론조합 논리 회로란, 논리 ... 회로에서 그 출력이 생각하고 있는 시점에서의 회로 입력 값만으로 정해지는 회로를 의미한다. 본 실습 9에서는 이러한 조합 논리 회로의 예로 두 개 이상의 수를 입력하여 이들의 합 ... 을 출력으로 나타내는 회로인 가산기 회로를 설계해보았다. 본 실습 9를 통해 조합논리회로의 예시인 전가산기의 동작과 기능에 대해 학습할 수 있다.9-2. 설계실습 내용 및 분석9

리포트 | 7페이지 | 1,000원 | 등록일 2023.02.06 | 수정일 2023.02.10

다운로드 장바구니
FPGA Board를 이용한 FSM회로의 구현 (up-counter) 결과레포트

로 동작해 결과를 확인하였다. 동기 카운터 설계를 할 때에는 간단한 up카운터 일지라도 진리표를 그리고 카르노 맵으로 논리를 간소화한 뒤 회로를 구성해야 했다. 그에 비해 ... FPGA Board를 이용한 FSM회로의 구현 (up-counter)결과레포트1. 실험 제목1) FPGA Board를 이용한 FSM회로의 구현 (up-counter)2. 실험 ... 결과simulation waveformFPGA board 사진3. 고찰이번 실험에서는 기초 Up-Counter를 verilog 언어로 구현하고 시뮬레이션 결과를 확인한 뒤, FPGA

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
[인하대 전자기초디지털논리설계]VHDL을 이용한 4bit Full Adder 설계

전자기초디지털논리설계 10장 과제1. 실습 제목ModelSim을 이용한 VHDL 실습 과제2. 실습 목표: ModelSim을 이용하여 주어진 조건들을 만족하는 4bit full ... 설계 시 XOR 연산 사용 금지4. 실습 결과1bit full adder를 먼저 설계한 다음 1bit full adder 4개를 연결하여 4bit full adder를 설계하였다.1 ... Full Adder의 결선도그림 2: 1 bit Full Adder의 회로도Cout =C _{입력} `=`C _{입력} (A OPLUS B)`+`AB2) 1bit Full

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2022.03.14

다운로드 장바구니
서강대학교 디지털논리회로실험 7주차 - Counter와 State Machine 설계

적으로, 차례대로 출력하는 순차 논리회로로서, 보통 n개의 flip-flop을 연결하여 구성된다. 이 경우 n-bit binary counter라고도 한다.Counter는 크게 비동기

리포트 | 32페이지 | 1,500원 | 등록일 2024.08.17

다운로드 장바구니
[논리회로설계실험] Xor gate & Xnor gate (logic gate 구현)(성균관대)

하드웨어의 기능을 나타낸다. 단순 논리 표현에 주로 사용하며 비교적 하드웨어에 가깝게 기술되는 편이다.2) Behavioral Modeling입력 상태에 대한 출력 결과만을 고려 ... 란, 수리논리학에서 주어진 2개의 명제 가운데 1개만 참일 경우를 판단하는 논리 연산이다. 홀수 개의 input이 ‘1’일 때 output이 ‘1’이며, 짝수 개의 input이 ‘1 ... ’일 때, output이 ‘0’이다. Xnor GateXnor gate에 Xor gate에 Not gate가 연결된 것으로 Xor gate와 정반대의 논리값을 출력한다. 홀수 개의

리포트 | 8페이지 | 1,500원 | 등록일 2024.06.07 | 수정일 2025.06.09

다운로드 장바구니
논리회로설계실험 8주차 register 설계

register에 in[7:0]에서 한 bit씩 입력시킨 결과를 out[7:0]에 한 bit씩 출력시킴을 확인할 수 있다.3.2) 8-bit shift register ... 의 1-bit register에 input으로 shift_in을 입력하고, 그 결과를 다음 1-bit register의 input으로 입력한다. 다시 그 1-bit register ... ) Result(실행 결과)4.1) 8-bit Register8-bit register의 출력 wave는 위와 같이 나왔다. 맨 위에 있는 wave는 clk으로 상태가 계속 변화

리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
논리회로설계실험 10주차 up down counter설계

값을 다시 0으로 유지하게 test pattern을 구현해보았다.4) Result(실행 결과)4.1) Moore machine위의 그래프는 Moore-machine style로 3 ... -bit up-down counter를 구현하여 simulation 결과 출력된 wave이다. 가장 위에는 CLK의 파형이고 그 아래는 RESET, MODE, OUT, STATE ... machine위의 그래프는 Moore-machine style로 3-bit up-down counter를 구현하여 simulation 결과 출력된 wave이다. 가장 위에는 CLK의 파형

리포트 | 7페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니

이전10개 17 18 19 20 212223 24 25 26 다음10개

파워링크

신청하기