"논리회로결과"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리회로 전전설2 7400 산술논리연산회로 두더지 잡기 아날로그 FPGA 사칙연산 8비트 병렬 가산기 bcd to 7 segment 10진 ALU

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로결과" 검색결과 401-420 / 5,720건

D&A converter 컨버터 디지털 아날로그 컨버터 (논리회로 실험 결과)

을 서약합니다.학 부: 전자공학부제출일: 07.11.17과목명: 논리회로 실험교수명: 박성진 교수님조: 10조학 번: 200320474 200320463성 명: 이준범 이영길실험 ... 주파수 톤으로 바꾼 다. 이러 한 기능을 수행하는 회로가 바로 DAC이다. 기본적으로, 디지털-아날로그 변환은 아 날로그 -디지털 변환의 정반대이다. 대부분의 경우, 만약 아날로그 ... -디지털 변환기, 즉 ADC가 통신회로의 DAC 뒷부분에 놓여진다면, 디지털 신호 출력은 디지털 신호 입력과 동일하다. 또한, 대부분의 경우, ADC 의 뒷부분에 DAC가 놓여진다

Non-Ai HUMAN
| 리포트 | 8페이지 | 3,000원 | 등록일 2007.11.18

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 5-예비,결과 보고서

듯이 simulation결과에는 아무 이상이 없었음을 알 수 있다.이전까지의 실험, 즉 실험4까지는 조합논리회로를 설계하는 실험이었다. 하지만 이번 실험5부터는 순서논리회로를 설계하는 실험이었다. ... 하였다. 이 실험도 비교적 간단한 회로구성이기 때문에 큰 어려움 없이 원하는 결과를 얻을 수 있었다.master slave D F/FMaster Slave D Filp Flop이란 ... 2개를 NAND gate로 회로 구성하여 직렬 연결시키는 것에 불과하기 때문에 어렵지 않았고, LED로 회로의 출력을 확인한 결과에서도 예비보고서에 작성한대로 출력되어 나왔다.3

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 2-예비,결과 보고서

았던 노이즈가 실험3의 waveform에 나타났다. 이것은 실험1의 설계 시 문제가 있었을 것으로 보이지만 schematic 회로도를 검토한 결과 찾아내지 못했다.4) 3-bit c ... 이 발생했다.2) Simulation 결과를 통하여 설계된 4-bit adder의 동작에 대하여 설명하시오.module adder4_behav(A, B, Cin, Sum, Cout ... .-> 실험1과 실험2의 파형을 비교해 보았을 때, schematic으로 시뮬레이션한 waveform은 verilog로 시뮬레이션한 waveform보다 노이즈가 적게 나왔으나 회로

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 I-예비,결과 보고서

Verilog 및 Quartus II를 이용한 논리회로 설계 실습 I실험1 예비보고서① 3-to-8 line decoder의 동작에 대하여 조사하고 다음의 진리표를 완성하시오. ... XXX11④ Digital 회로를 Verilog을 사용하여 설계하는 방법과 schematic을 이용하여 설계하는 방법을 비교하시오.-> Verilog를 사용하여 설계하는 방법 ... 으로 회로도를 그려서 설계를 할 수 있다.⑤ Verilog의 behavioral modeling과 gate-level modeling의 차이점은 무엇인가?-> behavioral

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 4-예비,결과 보고서

를 나타내는 신호(NEG)와 절대값으로 변환하여 7-segment display에 표시될 수 있도록 하는 회로를 설계하시오. 즉 adder의 결과가 1110( = -1)이면 NEG 값 ... (1) 설계된 priority encoder의 동작을 설명하고, 구현된 회로의 동작과 시뮬레이션 결과를 비교하여 설명하시오.y0y1y2y3y4y5y6y7ABCD ... 로 비교해서 Overflow를 검출할 수 있는 Overflow 검출기를 함께 설계 해놓았다는 점이 특이하다. 구현된 회로는 시뮬레이션 결과대로 가산과 Overflow검출 모두 정상

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 6-예비,결과 보고서

hem 1)의 회로를 Moore machine으로 설계하시오.Moore machine의 상태도를 작성하면 다음과 같다.Moore machine sequence detector 상태도S ... 에서 1이 출력되었다. 상태도와 비교했을 때 S4에서 0을 받으면 다시 S3로 간다는 것과 일치한다.3) 다음과 같은 회로를 구성하여 회로의 출력을 Sequence detector ... 의 입력으로 넣는다. 이 회로에서 CLK입력은 sequence detector와 공유된다. 이 회로의 입력은 아래의 파형과 같다. 이 회로는 A0 ~ A7까지의 값을 load

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
결과보고서 // 9.순서논리회로의 해석과 설계 10.비동기식계수기 11.동기식계수기

게이트를 통해 CLR을 작동시켜 초기화를 시킬 수 있다.*결론 및 고찰비동기식 count-up계수기와 count-down계수기는 생각보다 회로가 간단하여 어려움없이 실험을 성ㄱㅇ시킬 ... 수 있었다.up-카운터와 down카운터의 회로와 펄스파형을 통해서 동작원리를 정확히 알게 되었다.10진 계수기를 설계할 때 교재에 있는 회로를 보고하였는데 제대로 작동하지 않 ... 았다.실험시간엔 시간이 모자라 원인을 파악할 수 없었는데, 교재의 회로에서 Q1과 Q3에 1이 발생시 NAND게이트를 통해 0이 CLR로 들어가기 때문에 초기화가 되지 않았을 것이다.

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,000원 | 등록일 2010.11.17 | 수정일 2018.09.10

다운로드 장바구니
논리회로 실험 Latch & Flip-Flop 래치 & 플립플롭 결과 레포트

을 서약합니다.학 부: 전자공학부제출일: 07.10.13과목명: 논리회로 실험교수명: 박성진 교수님조: 10조학 번: 200320474 200320463성 명: 이준범 이영길실험 ... 었지만, 기 기능을 통제할 수 있느냐 없느냐에 따라서 두 회로의 차이점은 명확해 진다.실험 3. 예비과제 2에서 구한 J-K f/f 을 구성한 뒤 출력을 측정하고 결과를 검토하라 ... . 또 이 결과를 7476 침에 대한 측정 결과와 비교하라.《J-K F/F 회로 구성》《J-K F/F 실험 사진》INPUTOUTPUTJKQ1(t)Q2(t)00Q(t-1)Latch

Non-Ai HUMAN
| 리포트 | 9페이지 | 3,000원 | 등록일 2007.10.14

다운로드 장바구니
[전기전가](디지털논리회로실험)인코더, 디코더 (Encoder, Decoder) 결과 보고서

인코더, 디코더 (Encoder, Decoder) 결과1. 실험 결과(1) Verilog 코드module PRIORITY_ENCODER_8_TO_3 (D, XYZ ... 대입endmodule(2) wave form2. 결과 및 고찰? 비교적 간단한 실험이어서 특별히 문제점은 없었다. 다만 device실행시 null;명령을 소프트웨어에서 받아들이 ... 는 알아볼 필요가 없기 때문이다.)3. 결과 및 토의? Decimal_to_BCD EncoderDi의 i가 수의 값을 나타낸다.입력출력D0D1D2D3D4D5D6D7XYZ100000

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2007.08.14

다운로드 장바구니
[디지털 논리회로]HDL 디지털 논리 실험 결과 리포트 1장 2장 3장

1장만 요약해 놓습니다.2장 3장도 같은 구성입니다.▶실험 결과verilog 코드에서 작성한대로 50ns 간격을 두고 NAND,NOR 게이트에 신호가 바뀌어 들어가게 됩니다.코드 ... 인풋의 “NOR True table”을 따라 출력됩니다.▶Verlog코드(본문참조)▶결과 화면 캡쳐.(본문참조)▶토의2bit XOR 게이트를 이용 1bit 버퍼를 구현.

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2005.10.04

다운로드 장바구니
[논리회로실험] 감산기 결과보고서

실험 5. 감산기 결과 보고서ABbd*************1001.그림 5.5 회로를 구성하고, 출력전압을 표 5.3에 기입하시오.2.그림 5.6 회로를 구성하고, 출력전압 ... 을 표 5.4에 기입하시오.ABbd0000010110111100ABbd00000101101111003.그림 5.7 회로를 구성하고, 출력전압을 표 5.5에 기입하시오.4.그림 5.8 ... 회로를 구성하고, 출력전압을 표 5.6에 기입하시오.5.그림 5.9 회로를 구성하고, 출력전압을 표 5.7에 기입하시오.ABCbd

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2003.05.14

다운로드 장바구니
논리회로 실험 결과레포트(가산기, 감산기, 디코더) 모든 그래프와 수식을 첨부한 레포트 입니다.

ⅰ. 가산기(1) 예비에서 구상한 반가산기를 구성하고 그 결과를 비교 검토하라.- 위와 같이 빵판에 7486과 7408로 회로를 구성 한 후 입력 X, Y에 대한 출력 S과 C ... 은 식을 구해서Not gate(7404)와 And gate(7408)를 섞어서 사용하였다.- 전가산기에서 모든 입력에 대해서 출력을 측정한 결과는 다음과 같다. (회로도는 뒷장 ... )InputOutput0000000101010010111010001101101101011111- 실제 회로 구성은 다음과 같이 하였다. (지면관계상 뒤에 실었습니다.)- 실험한 결과

Non-Ai HUMAN
| 리포트 | 15페이지 | 2,000원 | 등록일 2008.02.28

다운로드 장바구니
디지털 논리회로 실험, 부울법칙 및 드모르간, 글리치, 해저드, half/full adder 실험 결과 보고서

고 이를 또다시 진리표로 나타내서 좌변과 우변이 같음을 확인하였다.5단원의 첫 실험은 정적 해저드가 있는 회로를 관찰하는 것이었다. 시뮬레이션 결과 100ns 부근에서 글리치 ... ??Ⅹ?Ⅸ 실험결과0. Boolean LawsABCCOMM_R1COMM_R2ASSO_R1ASSO_R2DIST_R1DIST_R200000 ... *************01111000111100100111100101111111011111111111111. Hazard 발생 실험2. Hazard 제거한 실험3. Dynamic Hazard 발생 회로 그림, 코드, 회로

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2009.07.18

다운로드 장바구니
논리회로 실험(다단증폭기,coupled amplifier) 모든 수식과 그래프, 사진을 첨부한 만점 결과레포트

mV의 차이가 발생한다.- 실험결과 : 위상차는 없었고, 약간의 진폭차를 확인할 수 있었다.② capacitor앞뒤의 진폭과 위상차- 위상차 : 최대점이 되는 시간이 같으므로 위상 ... 차는 없다.- 진폭차 : 최대점에서 약 0.769mV의 차이가 발생한다.- 실험결과 : 위상차는 없었고 약간의 진폭차를 확인할 수 있었다.③ capacitor앞뒤의 진폭과 위상차 ... - 위상차 : 0.5ms의 시간차가 생긴다. 즉 0.5ms/100ms = 5mrad의 위상차가 발생한다.- 진폭차 : 취대점에서 4.692mV의 차이가 발생한다.- 실험결과 : 0

Non-Ai HUMAN
| 리포트 | 20페이지 | 3,000원 | 등록일 2008.02.28

다운로드 장바구니
[논리회로 실험] 가산기 실험 결과보고서

실험 4. 가산기 결과 보고서1.그림 4.1의 회로를 구성하고, 측정된 전압을 표 4.3에 기입하시오,ABSC*************1012.그림 4.3의 회로를 구성하고, 측정 ... ,00000001100101001101100101010111001111115.그림 4.6의 회로를 구성하고, 측정된 전압을 표 4.7에 기입하시오,< 고찰 >반가산기와 전가산기를 이용하여 논리회로를 구성해 보았다.7486게이트를 처음으로 사용 ... 된 전압을 표 4.4에 기입하시오,ABSC00000110101011013.그림 4.4의 회로를 구성하고, 측정된 전압을 표 4.5에 기입하시오,ABZSC

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2003.05.14

다운로드 장바구니
논리회로 실험 결과 - 64-bit IC RAM-type 7489 , 2-bit RAM

을 서약합니다.학 부: 전자공학부제출일: 07.11.10과목명: 논리회로 실험교수명: 박성진 교수님조: 10조학 번: 200320474 200320463성 명: 이준범 이영길실험 ... 상태로 돌려놓아야 한다.ⅰ) WRITE위의 회로와 같이 구성한 뒤 쓰기를 하기 전에 초기값을 측정한 결과 모두 LOW값이였다.그 뒤 다음의 표와 같이 실험하여 결과를 측정 ... 하는 memory location의 Gray 코드의 완전한 값이다. 기억된 데이터의 마지막 결과 값은 2진 입력이 Gray 코드로 변환된 값이다. )②실험 분석먼저 위와 같이 회로를 구성한되었다.

Non-Ai HUMAN
| 리포트 | 10페이지 | 3,000원 | 등록일 2007.11.13

다운로드 장바구니
논리회로 실험(Negative Feedback 증폭기와 안정성) 모든 실험 내용과 데이터, 그래프 , 표등을 첨부한 만점 결과 레포트

의 직선성을 feedback이 있는 회로에서 좋아지는가? 그 이유는?- 위의 실험결과에서 보듯이, feedback이 있음으로 해서 직선성, 즉 linearlity가 좋아진다. 이것 ... (2), (3)과 실험 과정 (5)의 결과를 비교하여 보시오.? 실험과정의 결과는 피드백회로를 그대로 두고 회로의 특성을 구하였고, 실험과정 (5)는 피드백회로를 등가회로 ... 로 고쳐서 회로의 특성을 구하였다. 이 둘의 결과는 동일하지는 않았지만, 거의 비슷한 결과를 보인다.(6) feedback factor의 절대값가 클 때 증폭기의 불안정성-값이 커질수록

Non-Ai HUMAN
| 리포트 | 16페이지 | 3,000원 | 등록일 2008.02.28

다운로드 장바구니
논리회로 실험 (가산기와 감산기) 결과 (사진첨부, PSPICE첨부, Truth TAble , 카노맵 첨부)

을 서약합니다.학 부: 전자공학부제출일: 07.9.22과목명: 논리회로 실험교수명: 박성진 교수님조: 10조학 번: 200320474 200320463성 명: 이준범 이영길실험 3 ... 올림수 출력( carry out)에 의하여 출력한다. AND, OR, NOT의 세가지 종류의 논리회로만으로 구성할 수 있다.- 반가산기는 하위 자리에서의 캐리가 없지만, 전가산기 ... 하여 동작 결과를 확인하라.◎ 전감산기전감산기(FS : full subtracter)는 두 자리 이상의 2진수를 계산할 수 있는 회로이다.《예비보고서에서 구성한 전감산기》? 피감수 A

Non-Ai HUMAN
| 리포트 | 9페이지 | 3,000원 | 등록일 2007.09.22

다운로드 장바구니
4-bit 산술연산논리 회로구현 결과 맥스플러스

4-bit 산술 연산 논리 회로 구현 결과{1.{Maxplus Ⅱ의 Graphic Editor를 사용하여 1비트 전가산기를 설계한 다음 컴파일 하고 심볼을 만든다.2. 설계한 1 ... 결과를 확인한다.{{7. 1비트 논리회로를 4.의 심볼을 이용하여 설계하고 시뮬레이션 및 결과를 확인한다.{{{8. 4비트 논리회로를 4.의 심볼을 이용하여 설계하고 심볼로 만든 ... 후 시뮬레이션 및 결과를 확인한다.{{{{9. 6.과 8.에서 설계한 산술연산 및 논리 회로의 심볼을 이용 4비트 ALU를 설계한다.10. 설계한 4비트 ALU의 시뮬레이션 및

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2004.03.21 | 수정일 2014.08.20

다운로드 장바구니
[전자회로실험] 기본 논리 함수 및 gate와 가산기(결과)

7.1 실험목적1. 몇 개의 IC들의 논리도 및 핀 접속도를 참조하여 각 gate의 입출력 관계를 알아본다.2. 기본논리소자를 이용하여 조합논리 회로를 구성하고 기본논리 특성 ... 을 이해한다.3. 가산기 회로를 구성한다.1) 회로를 보고 진리표를 작성하여 결과를 예측한다.2) 도면의 가산기 회로를 배선한다.3) SW1,SW2,SW3를 조작하여 진리표를 작성 ... 한다.4) 작성한 진리표를 분석하여 논리식을 유도한다.5) 결과를 평가하고 확인을 받는다.6) 회로를 수정·보완한다.4. NAND GATE만으로 반가산기를 구성하여 본다.5. 계전기

Non-Ai HUMAN
| 리포트 | 23페이지 | 1,000원 | 등록일 2003.10.25

다운로드 장바구니

이전10개 16 17 18 19 202122 23 24 25 다음10개

파워링크

신청하기