"아주대학교 논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리회로실험 4비트 dac encoder회로 논리회로실험 cmos 아주대 논리회로 논리회로실험 2 카운터 예비 DAC basic gates cmos ac 특성

판매자 표지는 다운로드시 포함되지 않습니다.

"아주대학교 논리회로실험" 검색결과 401-420 / 447건

결과 CMOS회로의 전기적 특성

인데 첫 번째 했던 실험과 회로도가 같아서 소자만 74HC14로 바꾸어주고 같은 방법으로 측정을 하였다. 하지만 오실로스코프의 화면에 plot되는 모양은 조금 다르게 나왔다.V ... 실험1) Inverter의 입출력 특성 확인Setting: 74HC04 pin14에 전압 공급기를 사용하여V _{cc} `=`4.5V 인가, pin7에 GND사용하지 않는 단자 ... 하고 있는 수치와 비교해 보았을 때 적절히 수용할 수 있는 범위이기 때문에 실험1이 잘 진행 되었다고 할 수 있다.실험2) Schmitt-trigger Inverter의 입출력 특성

리포트 | 8페이지 | 2,000원 | 등록일 2013.12.26

다운로드 장바구니
예비 CMOS회로의 전기적 특성

1. 실험목적- CMOS 회로의 전기적 특성 이해2. 실험이론Logic level: 논리 조건(긍정 또는 부정)을 수치로 표시한 것으로 논리 대수에서는 긍정을 1, 부정을 0 ... 으로 한다. 전기 분야에서는 긍정을 일정값 V로, 부정을 0으로 하기도 하고 긍정을 V, 부정을 －V로 하기도 있다.Noise margin: 논리 회로의 동작을 방해하지 않는 외부 ... 을 Hysteresis라고 한다.Propagate delay: 논리 신호가 논리 회로 속을 전파할 때 생기는 지연 시간. 논리 신호의 시간에는, 상승 지연 시간t _{PHL

리포트 | 5페이지 | 1,500원 | 등록일 2013.12.26

다운로드 장바구니
결과보고서 실험 9. DA & AD Converter(DAC & ADC)

< 결과보고서 : 실험 9. D/A & A/D Converter(DAC & ADC) >< 목 적 >D/A와 A/D 변환기(converters) 회로의 구성과 동작 원리에 대해 ... 이해한다.< 실험 과정 및 결과 >(1) D/A converter1) 그림 4의 회로를 구성한다.2) Single pulse clock으로 single pulse를 가하여 D/A c ... onverter의 출력을 측정한다.→ 출력 파형에서 우선 증폭은 RA와 RL의 비에 의해 결정되어지므로 가상영점은 증폭의 크기와 연광성이 비교적 적다. 실험의 회로도에서 살펴보

리포트 | 5페이지 | 3,000원 | 등록일 2012.03.11

다운로드 장바구니
예비02_CMOS 회로의 전기적 특성

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.09.13 (월)과목명: 논리회로실험조교명: 유창승분 반: 월F학 ... 번: 200920148성 명: 이슬기200920148_이슬기_예비02_CMOS 회로의 전기적 특성.hwpI. 목적High-speed CMOS logic family인 74HC시리즈 ... 의 전기적 특성을 이해하고 실험을 통해 동작을 확인한다.II. 이론 및 유의사항(a) CMOS inverter◆ CMOS inverter와 BJT inverter의 차이점CMOS

리포트 | 5페이지 | 2,500원 | 등록일 2010.10.19

다운로드 장바구니
예비04_Multiplexer Demultiplexer

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.10.04 (월)과목명: 논리회로실험조교명: 유창승분 반: 월 ... elect input값에 의해 한 개의 data output은 input값과 동일하게 되고 나머지는 "0"으로 동작한다.◆ active high와 active low논리회로는 true ... voltage 상태로 나타나는 것을 active high 신호라고 한다. active high 신호를 사용하는 논리회로는 positive logic 회로라고 한다.위 에서는 스위치가 Off

리포트 | 5페이지 | 2,500원 | 등록일 2010.10.19

다운로드 장바구니
결과보고서 실험 2. CMOS 회로의 전기적 특성

< 결과보고서 : 실험 2. CMOS 회로의 전기적 특성 >< 목 적 >High-speed CMOS logic family인 74HC시리즈의 전기적 특성을 이해하고 실험을 통해 ... 있지만, 만약 Analog 오실로스코프를 사용시 정확한 '㎱'단위의 시간 측정이 어렵다.< 실험 고찰 >실험 2. CMOS 회로의 전기적 특성을 통하여 High-speed ... 동작을 확인한다.< 실험 과정 및 결과 >실험 1. Logic Levels & DC Noise Margins(1) DC 전원공급기는 VIN과 VCC를 위해 2개 채널을 모두 사용

리포트 | 6페이지 | 3,000원 | 등록일 2012.03.11

다운로드 장바구니
[논실]예비2, 200820126, 안효중, 4조

윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2011.9.14과목명: 논리회로실험교수명 ... : 박성진 교수님분 반: 수 8.5~11.5학 번: 200820126성 명: 안효중< Chap.2 예비보고서 >[1] 실험 목적CMOS 회로의 전기적인 특성을 이해하고 그에 따른 회로 ... 한다.< 실험 2 >회로도대로=4.5V,=4.5V, CH1 Voffset=0V, CH2 Voffset=-1V, 출력모드 X-Y로 오실로스코프를 설정한 후에 CH1의 값을 각각 4.5V→0V

리포트 | 4페이지 | 1,000원 | 등록일 2012.02.29

다운로드 장바구니
예비01_Basic Gates

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.09.13 (월)과목명: 논리회로실험조교명: 유창승분 반: 월F학 ... , XOR)에 대하여 알아보고 이러한 GATE들로 구성된 LOGIC 회로에서의 BOOLEAN EQUATION과 DE MORGAN의 이론에 대하여 알아본다.II. 이론 및 유의사항 ... ◆ BOOLEAN EQUATION (불린 연산, 논리 연산)· AND, OR, NOT, NAND, NOR, XOR 등을 불린 연산자라고 하며 이를 사용하여 수행되는 연산들을 불린

리포트 | 5페이지 | 2,500원 | 등록일 2010.10.19

다운로드 장바구니
결과01_Basic Gates

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.09.13 (월)과목명: 논리회로실험조교명: 유창승분 반: 월F학 ... ) gate의 출력 단자들을 한 데 묶어 pull-up 저항을 붙여 사용하는 방식은 AND gate의 기능을 하는데, (c)의 회로가 바로 그것이다.II. 실험에 대한 고찰논리회로 수업 ... 을 통해 익혔던 기본 gate들에 대해 자세하게 알아보고, 실제 회로를 구성해보는 실험이었다. 각 gate들은 PSpice에서 보았던 소자들과는 다르게 한 종류의 여러 gate

리포트 | 5페이지 | 3,000원 | 등록일 2010.10.19

다운로드 장바구니
Term Project Report Traffic Light Controller

▶ HBE-COMBO II it uses Traffic Lights Module where and it is affixed in HBE-COMBO II board is used in actual real life the control of the signal..

리포트 | 16페이지 | 5,000원 | 등록일 2011.06.09

다운로드 장바구니
결과07_Decoder&Encoder

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.11.08 (월)과목명: 논리회로실험조교명: 유창승분 반: 월 ... F학 번: 200920148성 명: 이슬기200920148_이슬기_결과07_Decoder&Encoder.hwpI. 실험결과1) 2단 2진 카운터그림 2의 회로를 구성하여 그림 3 ... 는 것이다. 실험 결과, 각 DCBA 값은 Excess-3 code와 일치했다. 이런 회로의 구성을 통해 마치 회로가 Excess-3의 체계를 갖는 것처럼 동작하는 것이다.5) 7

리포트 | 6페이지 | 3,000원 | 등록일 2010.11.10

다운로드 장바구니
실험3예비[1].가산기와감산기

1. 목 적Logic gates를 이용하여 가산기와 감산기 회로를 구성하고 동작을 확인한다.디지털 시스템의 기본인 가산기와 감산기의 구조 및 동작 원리를 실험을 통해 이해한다.2 ... . 이 론가산기이진수의 덧셈을 하는 논리 회로현대의 가산기(adder)는 주로 ALU(arithmetic logic unit)의 구성요소로 컴퓨터 내에 장착되어 사용가산기의 종류반 ... 다. 이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오

리포트 | 9페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
결과06_Shift Register&Counter

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.11.01 (월)과목명: 논리회로실험조교명: 유창승분 반: 월 ... 실험6 결과보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶 ... F학 번: 200920148성 명: 이슬기200920148_이슬기_결과06_Shift Register&Counter.hwpI. 실험결과1) 시프트 레지스터A. Parallel In

리포트 | 6페이지 | 3,000원 | 등록일 2010.11.10

다운로드 장바구니
결과03_Adder Subtractor

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.10.04 (월)과목명: 논리회로실험조교명: 유창승분 반: 월 ... 덧셈을 하는 것이다. 뺄셈을 실현하는 논리회로를 구성하여 뺄셈을 할 수도 있는데, 이 방법에서는 각 감수의 비트를 대응되는 피감수의 비트에서 빼 차 비트를 형성한다. 만일 피감수 ... 실험3 결과보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶

리포트 | 4페이지 | 3,000원 | 등록일 2010.10.19

다운로드 장바구니
결과02_CMOS 회로의 전기적 특성

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.09.27 (월)과목명: 논리회로실험조교명: 유창승분 반: 월 ... F학 번: 200920148성 명: 이슬기200920148_이슬기_결과02_CMOS 회로의 전기적 특성.hwpI. 실험결과실험 1. Logic Levels & DC Noise ... 실험2 결과보고서전자공학도의 윤리 강령 (IEEE Code of Ethics)(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 세계 인류의 삶

리포트 | 5페이지 | 3,000원 | 등록일 2010.10.19

다운로드 장바구니
예비03_Adder&Subtractor

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.09.27 (월)과목명: 논리회로실험조교명: 유창승분 반: 월 ... 감수에 더함으로써 뺄셈을 실현한다. 이 방법에 의하면 뺄셈은 전가산기를 사용하는 덧셈이 된다. 뺄셈을 실현하는 논리회로를 구성하여 뺄셈을 할 수도 있다. 이 방법에서는 각 감수 ... 의 논리회로도(2) 반가산기를 이용하여 전가산기를 구성하라.전가산기의 논리회로도(3) 이론의 반감산기의 진리표를 참고하여 부울 함수를 구하고 논리 회로를 구성하시오.입력출력xyDB

리포트 | 7페이지 | 2,500원 | 등록일 2010.10.19

다운로드 장바구니
논리회로실험 결과2

CMOS 회로의 전기적 특징실험의 목적 : High-speed CMOS logic family인 74H시리즈의 전기적 특성을 이해하고 실험을 통해 동작을 확인한다.실험1 ... 었다. 그래서 우리는 실험1과 2를 통해서 74HC04N과 SN74HC14의 동작에 대한 차이를 알아보았다. 74HC04N에 비해서 SN74HC14는 슈미트리거 회로로서 히스테리시스 구간을 가짐으로 인해 노이즈에 대해 반응을 덜 한다는 것을 확인했다. ... . Logic Levels & DC Noise Margins입력 전압을 올리면서 측정 할 때와 내리면서 측정 할 때의 값이 약간 다르다. 이론상으로는 실험1에서 히스테리시스가 없으나 실제

리포트 | 3페이지 | 1,500원 | 등록일 2012.07.13

다운로드 장바구니
논리회로실험_예비8

실험8. RAM실험목적반도체 메모리의 기본적인 동작 원리를 알아보고 MSI(TTL) 64비트 기억소자의 동작을 실험을 통해 확인한다.이론1. RAM이란?RAM은 기억된 정보를 읽 ... 과 해독의 두 회로가 있어서 정보의 기록, 해독이 가능하고 컴퓨터나 주변 단말기기의 기억장치에 널리 쓰인다. 대표적인 RAM의 종류에는 DRAM, SRAM이 있다.2. RAM ... =0 일 때, 쓰기동작이 수행된다.RAM 회로 내부에 존재하는 디코더는 E=1일 경우 주소선 으로부터 주소값을 입력받아 해당되는 번지에 속한 셀들을 선택하는 역할을 수행한다. 예

리포트 | 10페이지 | 2,000원 | 등록일 2012.07.13

다운로드 장바구니
논리회로실험 예비4

74HC138 디코더 칩은 3X8, 3개의 입력과 8개의 출력으로 되어있고, 각각의 출력은 3입력 변수의 최소항을 나타낸다. 3개의 인버터는 입력들의 보수를 입력하고, 8개의 AND 게이트의 각 하나는 최소항의 하나를 발생시킨다. 입력의 3개 인버터와 출력의 8개 AN..

리포트 | 8페이지 | 1,500원 | 등록일 2012.07.13

다운로드 장바구니
결과04_Multiplexer Demultiplexer

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 10.10.11 (월)과목명: 논리회로실험조교명: 유창승분 반: 월 ... 을 한다고 판단할 수 있다. 복잡한 멀티플렉서의 회로를 하나의 소자로 통합해 회로 설계에 유용하게 쓰일 수 있을 것이다.실험 2(1) Enable을 갖는 1x4 디멀티플렉서를 74HC11 ... 에서 회로도를 아래에 첨부했다. 아래 그림에서에 바로 연결된 NOT gate만 감안한다면 74HC139 소자 역시 디멀티플렉서의 역할을 한다는 것을 알 수 있다.II. 실험에 대한

리포트 | 5페이지 | 3,000원 | 등록일 2010.10.19

다운로드 장바구니

이전10개 14 15 16 17 18 19 202122 23 다음10개

파워링크

신청하기