"아주대학교 논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리회로실험 4비트 dac encoder회로 논리회로실험 cmos 아주대 논리회로 논리회로실험 2 카운터 예비 DAC basic gates cmos ac 특성

판매자 표지는 다운로드시 포함되지 않습니다.

"아주대학교 논리회로실험" 검색결과 381-400 / 447건

실험8. Counter 결과

동기식 카운터의 회로를 잘 구성했고 그 특징을 잘 확인했다고 볼 수 있다.실험3. 7-segment 표시기를 갖는 BCD 카운터예상결과DCBA10진수점등하는 LED00000a,b,c ... 해준다. 이는 10진수로 0부터 9까지의 수다. 실험 결과를 보면 0000에서 0001, 0010, . . . . , 1001 까지 LED가 켜졌다. 이는 회로를 제대로 구성해서 ... 8. 카운터1. 실험과정 및 결과실험 1. 2단 2진 카운터 ? 비동기식 카운터예상결과:실험결과:1234: 첫 번째 실험은 2단 2진 카운터로 비동기식 카운터이다. 따라서 모든

리포트 | 8페이지 | 1,000원 | 등록일 2012.12.05

다운로드 장바구니
실험8. Counter 예비

동작에 관해 실험하고 그 동작원리를 이해한다.2. 이론1) 카운터- 계수능력을 갖는 회로로 입력에 들어오는 펄스의 수를 계수함으로서 컴퓨터가 여러 가지 동작을 수행 하는 데 ... 8. Counter1. 실험 목적- 카운터의 동작원리와 특성을 이해한다.- 2진 시스템에서의 숫자표시와 2진 카운터에 대해 이해한다.- 카운터를 이용해 디코딩과 인코딩의 코드변환 ... 2진 카운터는 -0에서 (2n-1)까지 카운트한다.(4) 리플카운터: 플립플롭의 출력 값은 다른 플립플롭을 트리거 할 수 있는 신호원으로 작용한다.3. 실험준비물1) 74HC762

리포트 | 5페이지 | 1,000원 | 등록일 2012.12.05

다운로드 장바구니
실험9. RAM 예비

를 갖기 위해 2개 혹은 그 이상의 IC를 쉽게 결합시킬 수 있도록 배선논리(wired logic)를 구성할 수 있다.3. 실험 준비물(1) 오실로스코프 또는 전압계(2) 5V 전압 ... 10. RAM1. 실험 목적 : 반도체 memory의 기본적인 동작 원리를 알아보고 64-bit 기억 소자의 동작을 실험을 통해 확인한다.2. 실험 이론 :(1) RAMRAM ... 되어 있는 정보를 주기적으로 재충전해야 하며(refreshing), SRAM의 동작보다 훨씬 복잡하다는 단점이 있다.(4) IC RAMIC RAM은 내부적으로는 배선논리-OR

리포트 | 6페이지 | 1,000원 | 등록일 2012.12.05

다운로드 장바구니
실험10. D/A & A/D converter(DAC & ADC) 예비

10. D/A & A/D converter (DAC & ADC)1. 실험목적D/A와 A/D 변환기(converters) 회로의 구성과 동작 원리에 대해 이해한다.2. 실험 이론 ... 를 병렬연결 해 봤자 9.67k 로 거의 같기 때문이다.실험2. ADC1)다음회로를 구성한다.가변저항의 전앖값이-0.5V일 때계단파형은 아날로그파형이며 사각파형은 디지털화 된 파형이 ... (1)D/A ConverterD/A Converter는 위 구조도와 같이 Discrete한 디지털 신호를 Continous한 아날로그 신호로 바꾸는 회로이다.인풋 레지스터에서 0.1

리포트 | 9페이지 | 1,000원 | 등록일 2012.12.05

다운로드 장바구니
실험 1. Basic Gates(결과)

실험 1. Basic Gates1. 실험 의의이론으로 알고 있던 논리 값의 표현이나 부울 대수, 그리고 드모르간 법칙에 관한 내용을 실험을 통해 적용하는 것을 목표로 한다.2 ... 이 들어왔다. 처음에는 실험이 잘 이루어지지 않았는데 IC회로가 정상적인지 아닌지 확인을 하지 않은 상태에서 실험에 임해서 결과가 나타나지 않았다. 그래서 IC회로를 검사 해보니 no ... 면 실험하는데 수월해짐을 깨닫게 되었다. 회로를 다시 수정할 사항이 있으면 Power supply를 끄고 회로를 수정해야하며 너무 많은 전압을 걸면 IC가 고장나는 것을 알게 되

리포트 | 3페이지 | 1,000원 | 등록일 2012.09.14 | 수정일 2014.01.01

다운로드 장바구니
결과 가산기 & 감산기

실험1) 반가산기Setting: 전압공급기로 공급전압V _{CC} =5V 공급Breadboard상의 오른쪽 노드를V _{CC}(입력=1), 왼쪽을 GND(입력=0)로 설정다이오드 ... 았을 때 정확히 출력이 잘 이루어진 것을 볼 수가 있다. 측정에 있어서 별다른 오류는 없었다.실험2) 전가산기Setting: 전압공급기로 공급전압V _{CC} =5V 공급 ... 가산기의 truth table과 다이오드가 on/off 되는 결과를 비교를 해보았을 때 정확히 출력이 잘 이루어진 것을 볼 수가 있다. 측정에 있어서 별다른 오류는 없었다.실험3

리포트 | 6페이지 | 2,000원 | 등록일 2013.12.26

다운로드 장바구니
예비 가산기 & 감산기

하여 단수를 줄이는 방법이 자주 행해진다. 이 자리올림수 신호를 다른 논리회로로 생성하는 방법을 자리올림수 예측 (carry look ahead)라고 부른다.3. 실험부품: 전압 공급 ... 앞의 자리에서 빌려온 1을 고려하여 두 bit 사이의 뺄셈을 수행하는 조합논리회로이다. 따라서 빌림수 입력을 취급하기 위해 입력변수 A, B에 추가로 빌림수(B _{i})의 입력 ... 하여 임의의 비트 수를 더하는 논리회로를 만들 수 있다. 각각의 전가산기가 자리올림수 입력 Cin으로 직전의 자리올림수 출력 Cout을 받는 형식으로, 자리올림수가 물결(ripple)치

리포트 | 5페이지 | 1,500원 | 등록일 2013.12.26

다운로드 장바구니
실험3 예비보고서

.(3) 이론의 반감산기의 진리표를 참고하여 부울 함수를 구하고 논리 회로를 구성하시오.[반감산기의 진리표] [B의 카노맵] [D의 카노맵]입력출력xyBD000(0)0(0)011(1 ... 을 보면 알 수 있듯이 이 과정을 통하여 쉽게을 구하고 확인하였다.(4) 이론의 전감산기의 진리표를 참고하여 카노맵을 통해 부울 함수를 구하고 논리 회로를 구성하시오.[반감산기의 진리 ... 과 parallel 2가지의 방법이 있다. 이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit

리포트 | 4페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
실험 8. Counter(예비)

, 74HC90, 74HC47, 7 Segment4. 실험 절차● 2단 2진 Counter - 비동기식 Counter (첫 번째 실험)① 회로를 구성한다.? J-K Flip-Flop ... 는 BCD Counter (세 번째 실험)① 회로를 구성한다.? 7490을 이용한 BCD Counter를 통해 0~9까지의 값을 얻음? 스위치를 이용해 2, 3번 핀이 GND에 연결 ... 된 후부터 동작● 7-Segment 표시기를 갖는 BCD Counter (네 번째 실험)① 회로를 구성한다.② 7447을 이용하여 0~9까지의 2진 값을 7-segment에서 0

리포트 | 2페이지 | 1,000원 | 등록일 2012.09.14 | 수정일 2014.01.01

다운로드 장바구니
실험5 결과보고서

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2010. 10. 29과목명: 논리회로실험교수명: 선우명훈 교수님분 반 ... 실험을 위해 예비보고서를 작성하며 논리회로의 이론적인 부분을 많이 공부를 하였던 것 같다. 이 전까지의 실험은 모두 조합회로에 관련된 내용이여서 조금씩 이어지는 내용이었지만 이번 ... 5V4.97V0.2mV5V0V0.1mV4.97V5V5V0.2mV4.97V이번실험은 R-S latch의 동작 원리와 출력결과에 대해서 알아 보는 것이 그 목적이었다. 회로의 동작

리포트 | 7페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
실험 9. Counter(결과)

를 만들 수가 있다. 이런 의미에서 NAND gate나 NOR gate는 논리 게이트의 가장 기본이 되는 소자라고 볼 수가 있다. 우리는 실험 표에 나타난 마지막 줄을 먼저 해보 ... 실험 9. Counter1. 실험 의의● 반도체 memory의 기본적인 동작 원리를 알아보고 64-bit 기억 소자의 동작을 실험을 통해 확인한다.2. 실험 수행 과정● 실험 1 ... . 2-bit RAM① 회로를 구성한다.② 한 번에 하나의 bit(A or B)에 하나의 데이터(1 or 0)만 써야 한다.③ Write 과정을 한 이후에는 접지, Read는 선택

리포트 | 3페이지 | 1,000원 | 등록일 2012.09.14 | 수정일 2014.01.01

다운로드 장바구니
실험 9. Counter(예비)

, 7489, LED(4), 저항 330Ω(2), 10kΩ(2)4. 실험 방법● 실험 1. 2-bit RAM① 회로를 구성한다.(OE 0, 1: Read select, In 0,1 ... 실험 9. Counter1. 실험 목적● 반도체 memory의 기본적인 동작 원리를 알아보고 64-bit 기억 소자의 동작을 실험을 통해 확인한다.2. 주요 이론RAM ... 에는 접지, Read는 선택한 상태에서 값을 읽는다.● 실험 2. 64-bit IC RAM-데이터 쓰기① ME, WE를 5V에 접속② memory location (AIA~AID

리포트 | 2페이지 | 1,000원 | 등록일 2012.09.14 | 수정일 2014.01.01

다운로드 장바구니
논리회로실험 counter 예비보고서

실험1 : 2단 2진 counter – 비동기식 Counter- J-K F/F 을 통한 2단의 2진 값을 AND 게이트를 이용하여 확인한다.- 4개의 출력이 가능하므로 AND ... 게이트를 4개를 사용한다.-> 실험23진 Counter – 동기식 Counter- J-K F/F 을 통한 3진 값을 AND 게이트를 이용하여 확인한다. 3개의 출력이 존재하므로 3개 ... 의 AND gate를 사용한다.실험3-1(7-segment 표시기를 갖는 BCD Counter)-7490을 이용한 BCD Counter를 통해 0~9까지의 값을 얻음-스위치를 이용

리포트 | 5페이지 | 2,000원 | 등록일 2012.03.08

다운로드 장바구니
예비 Latch & Flip-Flop

1. 실험목적: 여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.2. 실험 관련 이론Latch(R-S, D, J-K Latch with Enable): 논리회로 ... -flop: 두 개의 안정 상태(stable state) 중 어느 쪽이든지 한쪽을 보존한다. 이것을 논리 회로로 사용할 경우에는 이 두 개의 상태를 0과 1에 대응시킨다. 즉, 최초 ... HC574IC specification4. 실험과정 및 예상결과1. 다음과 같은 회로를 구성한다.2. Enable(C) 단자에 High를 인가한다.3. S, R의 경우의 수에 따라

리포트 | 5페이지 | 1,500원 | 등록일 2013.12.28

다운로드 장바구니
결과 Latch & Flip-Flop

실험1은 실제 실험에서 제외하였음실험2. D latch with enable(Gate 이용)Setting: 전압공급기를 사용하여V _{cc}=5V 인가D1. D latch 회로 ... 가 오차 없이 일치한다.실험3. D Flip-Flop(IC 이용)Setting: 전압공급기를 사용하여V _{cc}=5V 인가D1. D Flip-Flop 회로를 구성하였다(빨간색 영역 ... 을 알 수 있다.실험4. J-K latch with enable(Gate 이용)Setting: 전압공급기를 사용하여V _{cc}=5V 인가JK1. J-K latch 회로를 구성

리포트 | 8페이지 | 2,000원 | 등록일 2013.12.26

다운로드 장바구니
결과보고서 실험 1. Basic Gates

한 gate들로 구성된 logic 회로에서의 Boolean equation과 De Morgan의 이론에 대하여 알아본다.< 실험 과정 및 결과 >(1) 그림 1과 같이 2-input ... 00010010010001101000101011001110→ 회로해석 : 결과 Truth Table에서 보이듯이 실험 4-⒜와 4-⒞는 모두 NOR gate의 역할을 수행 ... 하였지만 실험 4-⒝의 결과를 보면 아무런 반응도 나오지 않는 단순한 소자에 불과했다.실험 ⒜와 실험 ⒝의 회로에서 저항 하나 때문에 결과 값이 달라진 것인데 이는 바로 연결한 저항

리포트 | 5페이지 | 3,000원 | 등록일 2012.03.11

다운로드 장바구니
실험6예비[1].Shift.Register&Counter

1. 목 적Shift Register와 Counter 회로의 동작 원리와 특성을 이해한다.2진 시스템의 숫자 표시 방식을 이해하고 2진 카운터에 대해 알아본다.비동기식 카운터 ... SEQ 그림 \* ARABIC 2. 4bit 링 카운터카운터카운터란?F/F을 이용하여 숫자를 세기 위한 회로로 Toggle 원리를 이용해서 자릿수를 증가하며 숫자를 센다. 디지털 ... 회로이기 때문에 ‘0’과 ‘1’로 2진 출력이 나타나지만 Encoder와 연결하여 출력을 변환해서 사용할 수도 있다.비동기식(Asynchronous) 카운터LSB에 해당하는 뒷 단의

리포트 | 11페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
실험6결과.Shift.Register&Counter

1. 실험 결과Shift RegisterParallel In/Serial Out회로 SEQ 회로 \* ARABIC 1. 6-bit Shift-right Register그림 SEQ ... 을 이용한 Shift-right Register의 회로를 실제로 만들어보고 결과를 확인해보는 실험이었다. 먼저 첫번째 F/F과 두번째 F/F을 Preset 시키면 1의 값을 가지 ... 을 수행하였다. Datasheet의 Logic diagram을 살펴보면 실험(1)의 회로와 동일함을 알 수 있고, 실제 실험을 통해 얻은 결과도 동일하였다. 위 표에서 L은 ‘H’값

리포트 | 7페이지 | 1,000원 | 등록일 2011.06.27

다운로드 장바구니
multiplexer & demultiplexer 예비보고서

7411과 NOT 7404이고 선택입력 S0와 S1의 2자리의 2진 코드가 가리키는 번호의 출력에 D의 논리값이 출력되는 회로이다. 만약, D='0'이면 출력단의 4개의 AND gate ... 이 나오게 될 것이다.(3),(4)앞의 조합논리회로로 구현한 1X4 DEMUX를 하나의 IC로 구현한 74139를 이용해 1X4 DEMUX의 동작을 확인하였기 때문에 아래의 결과표 ... 도 마찬가지로 디멀티플렉싱기능을 할 것이다. 74139의 출력이 Active Low 이므로 앞서 조합논리회로로 구성한 1X4 DEMUX의 결과와 정반대의 논리 값을 출력할 것이다.5. 예상결선도

리포트 | 11페이지 | 1,500원 | 등록일 2012.03.08

다운로드 장바구니
실험5 예비보고서

로(Combination circuit)에 대하여 공부하였다. 이번 실험에서는 플립플롭과 게이트를 서로 연결한 순차회로(Sequential circuit)에 대해 필요한 기본적인 소자 ... 실험 5. Latch & Flip-Flop (예비)1. 실험 목적여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.2. 이론실험1부터 실험4까지는 조합회 ... 들을 실험하게 된다. 실험에 앞서 Seuential circuit에 대해서 알아보고 Flip-Flop의 근간을 이루는 Latch의 정의와 종류 그리고 그 동작방법에 대하여 조사

리포트 | 8페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니

이전10개 14 15 16 17 18 192021 22 23 다음10개

파워링크

신청하기