"디지털회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

아날로그 전기회로설계실습 디지털논리회로 텀 프로젝트 전자 주사위 전기회로 디지털회로실험 7492 7490

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털회로" 검색결과 381-400 / 15,740건

서강대학교 디지털논리회로실험 5주차 결과보고서

1. 실험목적1) Exclusive-OR회로를 이용한 비교회로의 구현 및 동작원리 이해2) 기본 gate를 이용한 half-adder 및 full-adder의 구현 및 동작원리 ... 이해-ISE를 이용한 symbol library 생성 및 활용3) 연산회로의 동작 및 signed/unsigned numbers에 대한 이해2. 배경이론 및 실험방법비교회로 ... (Comparator)는 두 binary 수의 비교를 통해 판단하는 회로이다.Adder(가산회로)는 두 개의 1-bit를 더해 2-bit의 합을 출력한다. 2-bit으로 구성된 출력 중

리포트 | 13페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
전기및디지털회로실험 실험 2. 기본 논리게이트 예비보고서

전기및디지털회로실험 예비레포트 담당교수 : 학과 : 학번 : 이름 : 목차 실험 명 실험 개요 이론 조사 - 기본 논리게이트 - 논리게이트 IC 4. 실험 기기 예비보고서 문제 ... 를 이해하도록 한다. (2) 실제 사용되는 기본적인 논리게이트 IC에 대하여 익히도록 한다. (3) 기본 논리소자를 사용한 간단한 회로의 구성과 측정법을 익히도록 한다. (4 ... 한 논리변수들의 입력과 출력간의 관계를 모든 가능한 조합에 대해 표의 형태로 나타낸 것을 진리표라고 한다. 논리 게이트는 주로 전자 회로의 스위치로 작동하는 다이오드 또는 트랜지스터

리포트 | 10페이지 | 1,000원 | 등록일 2023.06.30 | 수정일 2025.02.19

다운로드 장바구니
디지털 논리회로 실험 7주차 JK-FlipFlop 결과보고서

디지털 논리회로 설계 및 실험결과보고서주제 : JK FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X ... -K Flip-flop에bar{PRE}와bar { CLR}를 연결하지 않았을 때 그 회로의 특징을 알아보는 실험이었다.bar{PRE}와bar { CLR}는 0의 신호를 주었을 때 ... ), (2)에 대한 내용을 포함하시오. 특히, (2)의 [그림 4]가 negative transition을 감지하는 원리를 설명하고 [그림 5]의 회로가 잘 동작하는지 확인 후

리포트 | 11페이지 | 2,000원 | 등록일 2021.04.22

다운로드 장바구니
판매자 표지

디지털 논리회로 7장 연습문제 풀이 (생능출판, 김종현)

리포트 | 24페이지 | 3,000원 | 등록일 2021.04.28

다운로드 장바구니
서강대학교 디지털논리회로실험 3주차 결과보고서

한다.4) 표시장치(display devices)의 동작원리를 이해한다.2. 배경이론 및 실험방법회로를 수식으로 나타낼 때 직접적으로 최소화하는 것은 비효율적이다. 더 효율적인 방법 ... 을 최대한 묶어서 표현하여 최소화 나타낸다. Decoder는 하나의 code체계를 다른 code 체계로 변환하는 논리회로이다. 일반적으로 입력이 출력보다 적고, enable신호 ... 를 할당해 놓는다.실험은 주어진 회로를 브래드보드에 나타낸 후 스위치에 따라 LED의 변화를 살펴본 후, 이를 통해 Binary decoder의 기능에 대해 알아본다. 그 후 Combinational 회로 설계 단계에서 Karnaugh map을 통해 출력 F를 구한다.

리포트 | 8페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
디지털 논리회로 실험 7주차 JK-FlipFlop 예비보고서

디지털 논리회로 설계 및 실험예비보고서주제 : JK FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X ... 결과7. 참고 문헌1. 실험 목적S-R Latch와 J-K Flip-flop의 동작 원리를 살펴본다.2. 실험 이론디지털 시스템에서 클럭 (clock) 신호에 의해 각종 논리신호 ... Latch)는 가장 단순한 순차회로입니다. 여기서 S는 set을 의미하고 R은 reset을 의미합니다. 그림 1의 회로도를 진리표로 정리하면 표 1과 같습니다. 여기서 S=1, R=0

리포트 | 10페이지 | 1,500원 | 등록일 2021.04.22

다운로드 장바구니
디지털 논리회로 실험 1주차 기본 논리 게이트 결과보고서

디지털 논리회로 설계 및 실험결과보고서주제 : 기본 논리 게이트 (AND, OR, NOT Gate)소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 ... .1 기본 실험(1) [그림 1]과 같이 회로를 결선한 후 AND 게이트의 진리표를 그려보시오.ABX000010100111[그림 1]이번 실험은 AND 게이트의 특성을 알아보는 실험 ... 이다. 회로의 VCC와 GND를 연결하고 스위치 1번에 점퍼선을 연결하여 그 끝을 핀 1번에 연결한다.(입력값 A) 스위치 2번에 점퍼선을 연결하여 그 끝을 핀 2번에 연결

리포트 | 11페이지 | 2,000원 | 등록일 2021.04.22

다운로드 장바구니
디지털 논리회로 실험 8주차 D-FlipFlop 결과보고서

디지털 논리회로 설계 및 실험결과보고서주제 : D-FlipFlop소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 XX일 X ... 의 실험을 통해 아래 진리표를 작성하시오.그림 4CLKQbar { Q}↑01↓No change↑10↓No change※ 위 회로는 CLK이외의 입력이 없다.bar{PRE},bar ... {CLR}, VCC, GND도 잊지 말고 결선한다.사진 4 응용실험 (2)다음의 회로에서는 오로지 CLK만 입력으로 사용된다. CLK가 0에서 1이 될 때만 변화가 일어나는데 예

리포트 | 9페이지 | 2,000원 | 등록일 2021.04.22

다운로드 장바구니
디집적, 디지털집적회로설계 실습과제 10주차 인하대

활성화 등 조작법도 많이 익힌 것 같아 의미가 많은 과제였다.디지털집적회로설계 실습 10주차 과제 ... 은 상하좌우 최소 4칸의 간격을 유지하도록 그렸다.다음으로 transistor level에서 nand의 회로를 작성하면 다음과 같다.이 경우 과제의 조건대로 mobility의 비율 ... ontact의 간격은 최소 4칸이상씩 떨어져 있도록 하면서 면적을 최소화 할 수 있도록 최대한 최소사이즈를 사용했다.그림5는 inverter의 transistor level 회로다

리포트 | 6페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
판매자 표지

디지털 논리회로 5장 연습문제 풀이 (생능출판, 김종현)

리포트 | 17페이지 | 3,000원 | 등록일 2021.03.27

다운로드 장바구니
판매자 표지

디지털 논리회로 6장 연습문제 풀이 (생능출판, 김종현)

리포트 | 18페이지 | 3,000원 | 등록일 2021.03.29

다운로드 장바구니
디집적, 디지털집적회로설계 실습과제 7주차 인하대

inverter를 작성했다. 트랜지스터 레벨 cmos 회로를 보고 작성했고 두개의 MOSFET으로 작성했다. 작성은 이전 과제에서의 inverter 구현과 같다. NAND gate ... 도 마찬가지로 이전과제에서 이미 구현을 했고 트랜지스터 레벨 cmos 회로를 보고 작성했다. AND gate는 회로도 그대로 NAND의 출력을 out1로 받아 inverter의 입력 ... gate는 NAND와 INV를 사용했다.다음은 OR gate의 subckt이다. 마찬가지로 아래의 트랜지스터 레벨 cmos 회로를 보고 작성했다.출력이 아닌 노드는 w로 선언

리포트 | 8페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
판매자 표지

디지털 논리회로 - 이론 및 실험 (생능출판), 3장 연습문제

3.1 그림 3-42와 같은 입력 파형들이 두 개의 입력 A와 B를 가진 아래와 같은 게이트들로 인가될 때 발생되는 출력 파형을 각각 구하라. 3.2 세 개의 인버터(NOT 게이트)가 직렬로 접속되어 있다. 첫 번째 인버터의 입력을 A, 그 출력을 B라고 하자. 직렬접..

시험자료 | 8페이지 | 2,500원 | 등록일 2022.11.11

다운로드 장바구니
서강대학교 디지털논리회로실험 7주차 결과보고서

cycle을 반복적으로 수행하는 순차 논리회로이다. Counter의 modulus는 cycle내의 상태 수에 의해 결정되는데, 여기서 modulus란 다시 초기상태로 돌아오

리포트 | 12페이지 | 1,000원 | 등록일 2021.10.02

다운로드 장바구니
디집적, 디지털집적회로설계 실습과제 12주차 인하대

가 사용되어 총 28개의 트랜지스터로 구성되어 있다.트랜지스터 레벨 회로를 살펴보면, 과제의 조건대로 mobility의 비율 를 만족하도록 transistor의 size를 결정 ... 했다. 우선 출력 carry cout을 결정하는 회로단부터 살펴보자.그림2는 cout을 결정하는 회로이다. 트랜지스터의 size를 결정하기 위해서는 pull up network ... 와 비교했을때도 동일한 delay가 결정되어야 한다. Inverter의 경우 pull up, down network에 각각 1개의 트랜지스터가 연결된 회로이다. 이제 !cout

리포트 | 17페이지 | 1,500원 | 등록일 2021.08.31

다운로드 장바구니
판매자 표지

디지털 논리회로 - 이론 및 실험 (생능출판), 5장 연습문제

에 던져서 그들 중에 두 개 이상이 앞면이 나오면 출력(F)이 ‘1’이 되어 램프가 켜지게 하는 회로를 설계하고자 한다. (1) 진리표를 작성하라.5.18 인근에 위치

시험자료 | 13페이지 | 2,500원 | 등록일 2022.11.11

다운로드 장바구니
판매자 표지

아날로그 및 디지털회로 설계 실습 실습8_래치와 플립플롭_예비보고서

8-1. 목적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다. 8-2. 준비물 및 유의사항부품NAND gate 74

리포트 | 2페이지 | 1,000원 | 등록일 2024.08.27

다운로드 장바구니
판매자 표지

아날로그 및 디지털회로 설계 실습 실습7_논리함수와 게이트_예비보고서

설계 실습7. 논리함수와 게이트7-1. 목적여러 종류의 게이트의 기능을 측정하여 실험적으로 이해한다.7-2. 준비물 및 유의사항부품스위치 : 2개AND gate 74HC08 : 2개OR gate 74HC32 : 1개Inverter 74HC04 : 2개NAND gate ..

리포트 | 4페이지 | 1,000원 | 등록일 2024.08.27

다운로드 장바구니
판매자 표지

아날로그및디지털회로설계실습 (결과)설계실습11. 카운터설계 A+

11-4. 설계실습 방법11-4-1 동기 8진 카운터 설계(A) 그림 11-1과 같이 회로를 결선한다.(B) 출력 Q1, Q2, Q3에 LED를 연결한다. (330Ω저항과 LED ... 를 직렬으로 연결하고 결과레포트에 그 이유를 서술한다.)왼쪽부터 (Q1, Q2, Q3)으로 설정하여 LED를 연결하였다.(C) VCC로부터 버튼 스위치를 연결하고 chattering 방지 회로를 추가하여 첫 번째 Flip Flop의CLK 단자에 연결한다.

리포트 | 2페이지 | 1,000원 | 등록일 2024.12.23

다운로드 장바구니
아날로그및디지털회로설계실습9(4-bit Adder 회로 설계)-결과보고서

설계실습 9. 4-bit adder 회로 설계요약논리회로의 기본적인 디지털 회로라고 할 수 있는 전가산기 회로에 대해 실험을 하였다. 전가산기 회로는 피가수, 가수, 자리올림수의 ... 는 피가수, 가수, 하위 자리에서 온 자리 올림수의 3개의 디지털 입력을 받고 합과 상위 자리로 갈 자리올림수의 2개의 디지털 출력을 생성한다. 전가산기 회로를 구성함에 있 ... 인 점을 알 수 있었다.3. 결론 및 검토사항9-5-1 본 설계실습에서 무엇을 하였으며 그 결과는 어떤가? 수치를 포함하여 요약한다.→ 논리회로의 기초적인 디지털 회로인 전가산기

리포트 | 7페이지 | 1,000원 | 등록일 2020.09.24

다운로드 장바구니

이전10개 15 16 17 18 192021 22 23 24 다음10개

파워링크

신청하기