"병렬회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전기회로설계실습 공진회로 분압기 설계 전기전자 rlc 직렬공진 회로 분압기 설계 결과 전원의 출력저항 전자회로실험 쉬프트 레지스터

판매자 표지는 다운로드시 포함되지 않습니다.

"병렬회로설계" 검색결과 361-380 / 3,259건

공진회로(Resonant Circuit)와 대역여파기 설계 예비보고서

실습 제목공진회로(Resonant Circuit)와 대역여파기 설계[예비 보고서]제출일2021.11.261. 목적RLC 공진 회로를 이용한 Bandpass, Bandstop ... disc): 2개인덕터(10 mH 5 %): 2개3. 설계실습계획서3.1 RLC 직렬회로에서 R에 걸리는 전압을 출력이라 하였을 때 C = 0.01 ㎌, 공진주파수가 15.92 ... 다. 그렇다면 오실로스코프의 자체 연산 기능을 통해(MATH) CH2/CH1, 즉 입력신호 대비 출력신호인 전달함수를 측정할 수 있다.3.3 RLC 병렬회로에서 R에 걸리는 전압을 출력이

리포트 | 7페이지 | 1,000원 | 등록일 2021.12.22

다운로드 장바구니
(21년) 중앙대학교 전자전기공학부 전기회로설계실습 결과보고서 1. 저항, 전압, 전류의 측정방법 설계

에 있어 필수적으로 운용방법을 숙지해야 할 장비이다. 또한 저항, 전압, 전류의 측정은 모든 회로설계와 해석에 기본이 되므로 측정방법을 잘 알아둬야한다.설계실습 결과4.1 고정저항 ... 로 저항에 열이 발생해 위험할 수 있으므로 바로 전압공급을 차단시켰다.결론전기회로설계실습에 있어서 기본이 되는 Digital Multimeter/ DC Power Supply의 사용법 ... 설계실습 1. 저항, 전압, 전류의 측정방법 설계요약: 전기회로설계실습에 있어서 기본이 되는 Digital Multimeter/ DC Power Supply의 사용법을 알아보

리포트 | 5페이지 | 1,000원 | 등록일 2022.08.22 | 수정일 2022.09.06

다운로드 장바구니
판매자 표지

전자공학과 편입 면접 대비자료_면접 전에 알고가야하는 필수 개념 압축 [과목별 주요 개념, 질의 응답식 내용 추가]

레지스터(register) : 여러 개의 플립플롭 회로를 병렬로 접속하여 여러 비트의 2진 정보를 기억하는 것, CPU 내의 연산에서 중간 결과를 임시 보관하는 데 사용됨존슨카운터 ... 에 GPU, AI 가속기, 슈퍼컴퓨터 같은 고성능 시스템에 널리 사용되고 있음.전자공학 관점에서는 단순한 메모리 기술이 아니라 3D 패키징, 회로 설계, 전력 및 발열 관리가 모두 ... 변환은 저항과 전압원이 직렬 접속된 경우 전류원과 저항이 병렬 연결된 것과 같은 회로로 변환이 가능하다는 원리.- 테브난, 노튼 등가회로- 휘스톤 브릿지 동작원리- R과 임피던스

자기소개서 | 19페이지 | 8,000원 | 등록일 2025.09.11

다운로드 장바구니
GPGPU를 이용한 병렬 프로그래밍 실험 레포트

하는 문서 작성 등 일상 생활의 작업을 빠르게 수행할 수 있도록 설계된다.반면, GPU는 여러 명령을 동시에 처리하는 병렬 처리 방식에 특화된 구조를 가지고 있다. 캐시 메모리 비중이 크 ... 게 수행할 수 있도록 설계된다. 이러한 GPU의 병렬 처리의 우수성을 딥러닝에 적용할 수 있다.• 응용분야흐름 처리(Stream Processing)GPU는 독립적인 꼭지점 ... 예비 레포트- 실험날짜 : 2018년 06월 04일- 실험제목 : GPGPU를 이용한 병렬 프로그래밍- 예비이론• GPGPU의 정의, 특성, 구조GPGPU(General

리포트 | 5페이지 | 2,500원 | 등록일 2021.11.08

다운로드 장바구니
[A+]설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계 결과보고서 중앙대 전기회로설계실습

설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계요약: RLC 소자를 이용하여 Band Pass Filter와 Band Stop Filter를 설계 ... 하고, 공진 주파수와 half power frequency 를 구한다.1. 설계실습 결과 및 분석공진 회로 설계에 사용할LC 소자의 측정 결과이다.소자DMM 측정 화면측정 값인덕터 L ... 발생기 주파수17kHzRLC 병렬 회로에서 f=17kHz 일 때 저항의 출력 전압이 Vpp= 로 최소가 된다.공진 주파수를 구하면반전력 주파수에서 저항 출력 전압은 최댓값의 0

리포트 | 18페이지 | 1,000원 | 등록일 2021.09.12

다운로드 장바구니
[A+][결과보고서] 중앙대 전자회로설계실습 2.Op amp의 특성측정 방법 및 Integrator 설계

gain은 굉장히 큰 값을 가지기 때문이다. 따라서 이 회로를 이용해 offset voltage를 구하는 과정은 옳지 않다.(B) Offset 측정: 3.1.2 (A)에서 설계한 두 ... RF를 커패시터에 병렬로 연결하는 법을 알게 되어 좀 더 이상적인 적분기를 설계할 수 있는데 도움이 되었다. 그리고 RF의 크기에 대한 적분기의 출력변화를 파악함으로써 RF ... ㅇ설계실습 2. Op Amp의 특성측정 방법 및 Integrator 설계 결과보고서4.1 Offset Voltage 측정 (DC power supply의 전압을 ±15 V로 설정

리포트 | 8페이지 | 1,000원 | 등록일 2022.04.08

다운로드 장바구니
컴퓨터구조 기말고사 족보,정리. 컴퓨터시스템구조 기말고사 족보,정리.

와 상태 비트 제어회로 설계하시오.4-비트 병렬 가산기와 상태 비트 제어 회로3. 제어장치의 내부 구성도를 그리고, 그 각각의 장치들을 설명하시오.명령어 해독기: 명령어 레지스터 ... 장치의 용량 확장을 위한 방법으로 2Kx8bit RAM으로 8Kx8bit기억장치로 만든 회로와 1Kx8bit RAM으로 1Kx16bit기억장치로 만든 회로를 각각 설계하시오.7 ... 고정우선 중재방식 및 병렬버스중재기를 각각 설계하시오.버스 중재: 두 개 이상의 버스 마스터들이 동시에 버스 사용을 요청할 경우에 순서를 결정해주는 시스템 동작.중앙 집중식 고정

시험자료 | 7페이지 | 1,500원 | 등록일 2021.03.30

다운로드 장바구니
전압분배기 결과레포트

9주차 실험 결과보고서이름 : 신직수학과 : 전자공학과 / 학번 : 201533933【 병렬회로 】◆ 실험개요본 실험에서는 병렬회로에서 저항이 더해지면 합성 저항값은 감소 ... 한다는 사실을 보이고 병렬회로에서의 저항과 전류를 계산하고 측정해본다. 또한 고장난 병렬회로에 대한 조치 방법을 설명해보도록 한다.◆ 실험데이터표 9-1표 7-2계산값측정값V _{MIN ... 한다. 본 실험의 궁극적인 목적은 직렬저항회로에 원하는 출력전압이 나오도록 전압분배기를 설계할 수 있는가이다. 덧붙여 직렬저항회로에 전압분배법칙을 적용하여 측정값과 이론값을 비교

리포트 | 5페이지 | 3,000원 | 등록일 2021.05.12 | 수정일 2022.04.18

다운로드 장바구니
[전기회로설계실습 결과보고서] 전원의 출력저항, DMM의 입력저항 측정회로 설계

설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계요약: 건전지의 출력저항을 측정하는 회로를 설계했다. 건전지의 전압을 측정했을 때 6.48 V를 얻었으며 오차율 ... mA(이론값 0)임을 확인했다. DMM의 입력저항을 측정하는 회로를 설계했다. 각 저항들의 측정값을 확인한 후에 DMM을 단일저항에 직렬연결하여 DMM 양단에 측정되는 전위차 ... 에서 주어진 조건대로 회로를 설계하면 아래와 같은 회로 구조를 얻는다.의미 있는 분석을 위해 예외적으로 해당 문제의 오차를 계산할 때 유효숫자 4자리로 측정을 진행했다. DMM에 측정

리포트 | 13페이지 | 2,000원 | 등록일 2020.12.24

다운로드 장바구니
중앙대학교 전기회로설계실습(예비보고서) A+ 전원의 출력저항, DMM의 입력저항 측정회로 설계

설계실습 2. 전원의 출력저항, DMM의 입력저항 측정회로 설계(예비보고서)전기회로설계실습1. 목적건전지의 출력저항과 DMM의 입력저항을 측정하는 회로를 설계, 제작, 측정 ... 라고 예상한다.(b) 건전지(6 V)의 내부저항을 측정하는 회로와 절차를 설계하여 제출하라. 단, 가능한 한 측정에 의한 전력소비가 최소가 되도록 10 Ω 저항과 Pushbutton ... 과 같은 상황에서 output 2의 (+)단자가 output 1의 (+)단자보다 5 V 높게 되는회로에 이 전압을 측정하기 위해 DMM을 추가한 회로를 설계하여 제출하라.3.5공통

리포트 | 3페이지 | 1,000원 | 등록일 2022.03.11

다운로드 장바구니
[전기회로설계실습]실습2(전원의 출력저항, DMM의 입력저항 측정회로 설계)_예비보고서

[설계실습1. 전원의 출력저항, DMM의 입력저항 측정회로 설계] 예비보고서이름/학번:교수님 성함:제출날짜:1. 실험 목적건전지의 출력저항과 DMM의 입력저항을 측정하는 회로 ... 을 측정하는 회로와 절차를 설계하여 제출하라. 단, 가능한 한 측정에 의한 전력소비가 최소가 되도록 10Ω 저항과 Pushbutton을 사용하라. 전류가 흐를 때 10Ω 저항 ... 을 측정하기 위해 DMM을 추가한 회로를 설계하여 제출하라.3.5. 공통기준점에 대해 Output 1은 5V, Output 2는 –10V가 되는 회로에 이 전압을 측정하기 위한

리포트 | 4페이지 | 1,000원 | 등록일 2022.04.11

다운로드 장바구니
기초전기실험-예비보고서-AC10_Series-Parallel Sinusoidal Circuits

. 실험 목적- sensing resistor를 사용해 직병렬 R-L회로와 R-C회로의 전류를 측정한다.- 회로의 전류들 사이의 피타고라스의 관계를 증명한다.- 회로의 전류와 관련 ... 된 위상각을 실험적으로 측정한다.- 측정된 값을 이용해 병렬 회로의 입력 임피던스를 계산한다.2. 실험 이론RL과 RC의 직-병렬 회로 (ac8, ac9 예비보고서에서 자세하게 설명 ... _{2}V _{3} =Z _{3} I _{3}- Series-Parallel CircuitAC 직렬 병렬 회로에서 키르히호프의 전압 법칙과 전류 법칙이 성립한다는 것을 알고 있

리포트 | 3페이지 | 1,000원 | 등록일 2020.10.05

다운로드 장바구니
판매자 표지

전자회로설계실습 2번 예비보고서

전자회로설계실습(예비보고서 - 2)소 속담당 교수수업 시간편 성학 번성 명설계실습 2. Op Amp의 특성측정 방법 및 Integrator 설계1. 목적Op Amp의 offset ... 전압과 slew rate를 측정하는 회로, 적분기를 설계, 구현, 측정, 평가한다.2. 실습준비물Function Generator : 1대Oscilloscope(2channel ... Inverting Amplifier를 설계 하고 회로도를 제출한다.offset voltage = 0으로 설정하고 Inverting amplifier로서 동작할 때 gain이 100

리포트 | 9페이지 | 1,000원 | 등록일 2024.08.16

다운로드 장바구니
다이오드 정류회로 결과보고서

특성과 연계하여 회로를 설계하는 간단한 예를 실습을 통하여 습득한다.2. 실험기기테스터, 오실로스코프, 함수발생기, 만능기판, 만능기판용 전선, 스트리퍼, 니퍼, 다이오드(30V ... 를 병렬 연결함으로서 리플이 발생되었다.(4) 커패시터를 병렬로 접속, 660µF, 990µF로 증가시켜 가며 3 항을 반복한다.예상 회로 및 파형측정 회로 및 파형660µF127 ... 에 330µF의 커패시터 필터를 삽입하고 다시 출력전압파형을 관측, 출력 파형이 정상적으로 나타나는지 여부를 확인한다.회로에 커패시터를 저항과 병렬로 연결했을 때 3항의 결과

리포트 | 10페이지 | 2,000원 | 등록일 2021.09.25

다운로드 장바구니
판매자 표지

[전자공학응용실험] 증폭기의 주파수 응답 특성 예비레포트

GND에 연결되어 있으므로 CsB를 무시하고, CDB는 CL과 병렬로 연결되어 일부 무시한 회로이다. 이를 분석하기 위해 KCL과 KVL를 적용하면 다음과 같은 수식을 구할 수 ... . Experimental procedure- 이전 실험과 같은 방법을 이용해 원하는 전압이득이 나오도록 Vbias와 IREF를 정하여 회로를 설계한다.- 주파수 응답특성을 알아보 ... 을 때 증폭기 전압 이득과 대역폭 사이의 관계를 알아보고자 한다.2. Related theories좌측의 회로는 저번 실험과 동일한 능동 부하가 있는 공통 소오스 증폭기 회로이

리포트 | 4페이지 | 2,000원 | 등록일 2022.12.19

다운로드 장바구니
9주차 Diode Half,Full Wave Rectifier 예비보고서(ㅇㅎ대 A+족보)

Capacitor를 병렬로 연결하면 출력이 어떻게 바뀌는지 살펴보자. 그 전에, 다이오드와 커패시터가 직렬로 연결된 회로를 생각해보자.Figure SEQ Figure ... 작으므로 무시한다.) 커패시터에 저장된 전하는 그대로 남게 되어 커패시터는 일정한 전압을 유지하게 된다.이제 이 회로에 Load저항을 병렬로 연결하였을 때(Figure 6 ... 예 비 보 고 서학 과학 년학 번조성 명전자공학실험 제목Diode Half/Full Wave Rectifier실험 목적다이오드를 이용한 정류기들의 동작원리를 이해하고 설계

리포트 | 3페이지 | 1,000원 | 등록일 2021.11.03

다운로드 장바구니
판매자 표지

[알기쉬운 기초 전기 전자 실험 (문운당)] 03. 전류계의_분류기_및_전압계의_배율기 예비보고서 (A+)

을 익힌다.? 배율기를 사용하여 전압의 측정범위를 넓히는 이론 및 그 실제 방법을 익힌다.? 분류기 및 배율기 선택법을 익히고 간단한 테스터기를 설계할 수 있는 능력을 기른다.2 ... . 이론2.1. 분류기분류기(Shunt)는 전류계에 병렬로 접속시켜서 전류의 측정범위를 넓히기 위한 일종의 저항기를 말하는데 그 원리를 다음 그림에서 살펴보자.[그림 3-1(a ... )]는 전류계의 최대눈금으로 저항 R에 흐르는 전류l _{i}를 측정하는 회로이고, [그림 3-1(b)]는 전류계의 내부저항을R _{i}라 할 때 그 등가회로이다. 이 회로에서 분류기

리포트 | 8페이지 | 1,500원 | 등록일 2023.12.31

다운로드 장바구니
디지털 논리회로 ) OR게이트 , NOT게이트 조사

하다. 논리합이라고도 표현하며 단순히 회로에서 스위치 연결하여 결과를 확인했을 때 병렬 연결과 같은 결과를 보인다. 입력값은 둘 이상이 가능하며 모두가 0일 때를 제외하고 결과값은 항상 ... 1이다.트랜지스터로 해당 게이트를 설계할 때는 NPN BJT를 병렬 연결하여 Emitter에서 출력 라인을 연결한다.논리 기호논리식진리표IC(TTL)Y=A+B[7432]2. NOT ... 디지털 논리회로OR게이트 , NOT게이트 조사제목 : OR게이트 , NOT게이트 조사[실험목적]- 디지털 논리 회로의 논리식 중 OR 게이트와 NOT게이트의 개념에 대해 알아본다

리포트 | 4페이지 | 3,000원 | 등록일 2021.07.19

다운로드 장바구니
[전기회로설계실습 결과보고서] 저항, 전압, 전류의 측정방법 설계

설계실습 1. 저항, 전압, 전류의 측정방법 설계요약: DMM으로 저항을 1회 측정하였을 때 매우 작은 오차율을 보였으며 9.905 kΩ을 얻었다. 병렬 연결한 저항에 대해서 ... 의 출력 전압은 6.48 V이며 오차율은 8%였다. 또한 DC Power Supply의 공급전압을 DMM으로 측정하였을 때 4.505 V였고 오차율은 0.111%였다. 설계한 회로 ... 은 회로를 설계한 후 5 V의 DC Power Supply를 연결한다.위의 open circuit의 3개의 노드를 왼쪽에서부터 노드 1, 2, 3이라고 하자. 노드 2에 DMM

리포트 | 11페이지 | 2,000원 | 등록일 2020.12.24

다운로드 장바구니
판매자 표지

중앙대학교 전자회로설계실습 예비보고서2

예비 보고서설계실습 2. Op Amp의 특성측정 방법 및 Integrator 설계1. 목적OP Amp의 offset 전압과 slew rate를 측정하는 회로, 적분기를 설계 ... /V), 1000 (V/V) 인 Inverting Amplifier를 설계하고 회로도를 제출한다.이상적인 Op Amp라면 inverting amp의 closed loop gain값 ... 을 이용하여 로 gain이 -100인 Amp를 설계할 수 있다.이상적인 Op Amp에서 위 회로의 R2의 값을 1000kΩ로 바꾸면 Gain = -1000이 된다.(B) 두 회로

리포트 | 12페이지 | 2,000원 | 등록일 2024.03.10

다운로드 장바구니

이전10개 14 15 16 17 181920 21 22 23 다음10개

파워링크

신청하기