"병렬회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전기회로설계실습 분압기 설계 공진회로 전기전자 rlc 직렬공진 회로 분압기 설계 결과 전기회로 전자회로실험 쉬프트 레지스터

판매자 표지는 다운로드시 포함되지 않습니다.

"병렬회로설계" 검색결과 281-300 / 3,257건

판매자 표지

전기회로설계실습 결과보고서11

전기회로설계실습 결과보고서실험요약Q=1인 RLC 직렬공진 회로를 구성하고 공진주파수, 반전력주파수, 대역폭, Q-factor을 실험으로 구한다. 계산한 transfer ... function과 결과값들을 이론값과 비교한다.Q=10인 RLC 직렬공진 회로를 구성하고 위와 같은 과정을 반복한다.Q=1인 RLC 병렬공진 회로를 구성하고 위와 같은 과정을 반복 ... 특정 주파수 영역을 통과시키거나 통과시키지 않는 대역여파기를 설계해보는 실험이다. 지금 배우고 있는 회로 및 시스템 과목에서 나오는 내용으로 이론적으로 회로과목에서 다루었던 공진주파

리포트 | 13페이지 | 1,000원 | 등록일 2023.09.07

다운로드 장바구니
[예비보고서] 4.신호 발생기

예비 보고서설계실습 4. 신호발생기4-3. 설계실습 계획서4-3-1 신호발생기 설계(A) 그림 4-1에 주어진 Wien bridge 회로에서 V+와 V-의 관계식을 구하시오. 이 ... 관계식을 이용하여 1.63kHz에서 발진하는 Wien bridge 회로를 설계 하시오.(답안)그림 4-1에 주어진 Wien bridge 회로에서 커패시터의 임피던스가 임을 고려 ... hort 되어 있음으로부터 1.63kHz 발진 주파수를 가지는Wien bridge 회로를 설계하였다. 교재 이론부의 식 7-4에 따르면 이며, 이다. 본 실습에서 100nF의 커패시터

리포트 | 5페이지 | 1,000원 | 등록일 2023.01.03

다운로드 장바구니
전기회로설계실습 실습2 예비보고서

.jpg..FILE:BinData/image4.jpg..FILE:Contents/section0.xml실험 목적건전지의 출력저항과 DMM의 입력저항을 측정하는 회로를 설계, 제작 ... 와 같이 설계할 수 있다.건전지의 전압을 우선 측정하고, 건전지와수식입니다.10 OMEGA저항, 푸쉬 버튼을 직렬로 연결하고,수식입니다.10 OMEGA저항에 DMM을 병렬로 연결 ... 는다.)[3.4] 회로는 아래와 같이 설계할 수 있다.그림입니다.원본 그림의 이름: 전기회실 실습 2-3.jpg원본 그림의 크기: 가로 1400pixel, 세로 1050pixel[3.5

리포트 | 3페이지 | 1,000원 | 등록일 2024.08.13 | 수정일 2024.08.16

다운로드 장바구니
판매자 표지

컴퓨터 발전역사 및 각 세대별 컴퓨터의 특성

중반 ~ 1970년대 초): 집적회로(IC)를 사용한 컴퓨터4) 4세대 (1970년대 초 ~ 1990년대): 마이크로프로세서를 사용한 컴퓨터5) 5세대 (1990년대 ~ 현재 ... ): 인공지능(AI)과 병렬 처리 시스템을 위한 컴퓨터6) 6세대 (미래): 양자 컴퓨터와 생물학적 컴퓨터7) 세대별 컴퓨터 특징 요약4. 참고자료컴퓨터 발전역사 및 각 세대별 컴퓨터 ... , 트랜지스터 등) 사용대표적인 기계- 차별기계(차별기계): 찰스배비지 개발- 해석기계: 찰스 배비지 설계- ENIAC: 최초의 범용 전자식컴퓨터 (1945년)- UNIVAC I: 최초

리포트 | 11페이지 | 4,000원 | 등록일 2025.01.26

다운로드 장바구니
중앙대 전자전기공학부 전기회로설계실습 2020년 2학기 A+ 자료 설계실습 11. 공진회로(Resonant Circuit)와 대역여파기 설계

전기회로 설계실습 결과보고서설계실습 11. 공진회로(Resonant Circuit)와대역여파기 설계1. 서론RLC 공진 회로를 이용한 Bandpass, Bandstop ... 하였다.① Q=1일 때 RLC 직렬회로의 주파수 응답② Q=10일 때 RLC 직렬회로의 주파수 응답③ Q=1일 때 RLC 병렬회로의 주파수 응답④ Q=10일 때 RLC 병렬회로의 주파수 ... 응답2. 설계 실습 결과2.1 RLC 직렬회로의 주파수 응답실험을 시작하기에 앞서, 사용할 커패시터의 커패시턴스와 인덕터의 저항값을 측정하였다.10nF 커패시턴스10.7nF10

리포트 | 16페이지 | 1,500원 | 등록일 2021.10.31

다운로드 장바구니
판매자 표지

기초 회로 실험1 제18장 부하를 갖는 전압분할 회로(예비레포트)

전기회로 설계 및 실험1 예비 레포트 제목: 18장 부하를 갖는 전압분할 회로 제목: 제18장 부하를 갖는 전압분할 회로 실험 목적 이번 장에서 전압 분할 회로에서 부하가 전압 ... 관계에 어떠한 관계를 가지는지 살펴보고 이 관계를 실험을 통해 사실인지 입증을 하는 것이다. 이론 실험 10에서 부하전류를 가지 않는 경우, 즉 회로망의 전류만 있는 경우인 무부하 ... 상태의 회로망에 대해서 알아보았다. 이 때, 이것은 무부하 상태에서 구한 분할기-전압 사이 관계는 성립을 하지 않고 변화는 오직 회로 결선과 추출되는 전류에 따라 달라진다. 그림

리포트 | 4페이지 | 1,500원 | 등록일 2025.06.26 | 수정일 2025.07.01

다운로드 장바구니
충북대 기초회로실험 카운터 회로 예비

가 매우 빠르고, 소형이며, 직접회로소자의 출현으로 이러한 형태의 카운터가 많이 사용되고 있다.동기식 카운터는 회로를 구성하고 있는 모든 플립플롭의 클럭신호가 병렬로 연결되어 있어 한 ... 실험 19. 카운터 회로(예비보고서)실험 목적(1) 비동기식 카운터의 구조와 동작원리를 이해한다.(2) 동기 계수기의 구조와 동작을 이해한다.(3) 임의의 mod 동기 계수기 ... 를 설계하는 방법을 익힌다.(4) 증계수, 감계수 및 증/감계수의 논리를 이해한다.이론(1) 비동기식 카운터플립플롭의 구동방식에 따라 비동기식 카운터와 동기식 카운터로 나뉜다. 이

리포트 | 4페이지 | 1,000원 | 등록일 2021.09.10

다운로드 장바구니
중앙대 전기회로설계실습 1 결과보고서 (A+학점 인증 가능)

측정법, 4-wire 측정법), 전압, 전류의 측정방법을 익히고 DC Power Supply의 사용법을 익힌다. 측정회로를 설계하고 실습을 통하여 확인한다.2. 실험결과4.1 ... 설계 실습 1. 저항, 전압, 전류의 측정방법 설계------------------------------------분 반 :실험 일자 :제출 일자 :조 :이름 (학번) :---- ... 측정에서의 오차는 1.5%를 넘지 않았고, 병렬 저항했을 때의 10kΩ 저항의 값은 오차와 표준편차가 적어짐을 실험을 통해 확인하였다. 그리고 2-wire 방식으로 측정한 저항 값

리포트 | 8페이지 | 1,000원 | 등록일 2023.12.23

다운로드 장바구니
판매자 표지

현대모비스 R&D(연구개발) 합격직 자소서

시스템, 컴퓨터 구조와 같은 과목을 수강하였고 Verilog를 활용한 프로젝트를 진행하였습니다. 또한 FPGA를 사용하여 회로를 설계하고 C언어를 사용해 설계한 회로에서 구동 ... 하였습니다. 설계한 인공신경망을 검증하기 위해 MNIST 필기체 인식 인공신경망을 제작하였습니다. 인공신경망에는 844개의 뉴런이 사용되었고 각각의 뉴런이 병렬적으로 연산을 수행해 빠른 속도로 필기체를 인식할 수 있었습니다. ... 1.현대모비스에 지원하게 된 동기 및 입사후 포부를 기술해 주십시오.자율 주행에 대응한 스마트한 안전장치를 설계하고 싶습니다.자율주행 기술이 발전하면서 사람들은 차에서 어떤 일

자기소개서 | 1페이지 | 3,000원 | 등록일 2023.10.08

다운로드 장바구니
[일반물리실험2] A+ 직류회로 결과보고서

라고도 불린다.-회로의 병렬 연결: 병렬 연결한 회로 요소에 걸리는 전압은 같다. 병렬 연결의 등가 저항의 역수는 개별 저항의 역수의 합이다.●실험 준비물직류전원, 전구 2종(3V ... V약 2.8%20V200V19.3V약 3.5%(4)결과 서술에 앞서 실험자의 실수로 전류계를 회로에 병렬로 연결했음을 밝힌다. 따라서 전체전압과 전류로 저항을 유추하는 원래 실험 ... 것이다. 병렬연결은 회로의 저항에 걸리는 전압이 같다는 특징이 있다. 따라서 에 따라 저항이 더 작은 전구가 더 밝게 빛날 것이다.3)관측 결과:(1)좌측, 더 밝은 전구 사진

리포트 | 6페이지 | 1,000원 | 등록일 2022.07.27

다운로드 장바구니
2020년도 중앙대학교 전자전기공학부 2학년 2학기 전기회로설계실습 예비보고서 03[분압기(Voltage Divider) 설계. [저항, 전압, 전류의 측정방법 설계]

hip이 동작하지 않을 때, 즉 전력을 소비하지 않을 때 IC chip에 9 V 이상 걸리지 말아야 한다. (b) 설계한 회로의 3 V 출력단자에 등가부하로서 1 ㏀의 부하가 병렬 ... 로 연결되었을 때의 출력전압을 계산하라. 설계 목표에 대한 오차를 구하고 결과를 분석하라.(a)(b) 설계한 회로의 3V 출력단자에 등가 부하로서 1kohm의 부하가 병렬로 연결 ... 한다.3.2 분압기의 설계(부하를 고려한 현실적 설계)(a) 등가 부하를 고려하여 설계 목표를 만족하는 분압기를 설계하고 회로도를 도시하라. (b) 등가 부하가 연결된 경우에 등가

리포트 | 4페이지 | 1,000원 | 등록일 2021.03.24

다운로드 장바구니
판매자 표지

[부산대학교 응전실1(응용전기전자실험1)]AD DA 컨버터 응용전기회로 예비보고서

, 2R의 래더형 저항회로와 연산증폭기를 이용한 비반전회로로 구성합니다. 래더형 D/A 변한기는 저항 선정이 간단하여 집적회로 설계시 유리하며 아날로그 출력값의 선형성이 양호하기 ... 수 변환형으로 비교방식은 궤환 비교방식과 무궤환 비교방식으로 분류됩니다. 궤환방식은축차 비교형, 추종 비교형, 펄스 순환형으로 구분되고, 무궤환 비교방식은 병렬 비교형, 직병렬 ... 신호로 변환하여 출력합니다. D/A 변환기는 여러 가지 방식으로 구현될 수 있습니다. 자리값을 갖는 저항 회로를 이용한 래더형 D/A 변환기와 전압 가산형 D/A 변환기가 있

리포트 | 3페이지 | 1,000원 | 등록일 2023.10.01 | 수정일 2024.03.22

다운로드 장바구니
디지털 알람 시계 (디지털 시계 알람 기능 구현)

[목차][1] 연구개요3(1) 프로젝트 선정 배경3(2) 최초 목표 및 사양3[2] 연구내용3(1) 설계 관련 이론3(2) 설계 회로도 및 동작 이해6(3) 전체 회로도13[3 ... egment display의 input으로 순서에 맞게 넣어주면 7-segment display 화면에도 0~9를 출력할 수 있다.(2) 설계 회로도 및 동작 이해1) 전체 동작 원리 ... 회로를 설계하였다.⑤ 24진 카운터시간 단위를 카운트하기 위한 24진 카운터 회로이다.Pspice 시뮬레이션 결과에서 00000~10111, 0부터 23까지의 출력이 나타나는 것

리포트 | 13페이지 | 1,500원 | 등록일 2020.12.19

다운로드 장바구니
판매자 표지

(22년) 중앙대학교 전자전기공학부 전자회로설계실습 예비보고서 6. Common Emitter Amplifer 설계

Amplifier 설계위 회로와 같이 emitter 저항을 사용한 Common Emitter Amplifier에서 =50Ω, = 5kΩ, =12V인 경우, =100인 NPN BJT를 사용하여 이 ... 병렬저항이 되고 =2.5kΩ으로 계산된다. 따라서 을 구해보면 2.3kΩ으로 계산되며 kΩ단위로 설계하고자 했던 설계목표와 맞아떨어진다.(G) 모든 커패시터의 용량을 10로 하 ... voltage gain은 작아지나 amplifier gain은 변하지 않는다. (2차 설계 완료) 모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 PSPICE

리포트 | 9페이지 | 1,500원 | 등록일 2023.02.12

다운로드 장바구니
[전기회로설계실습] 분압기(Voltage Divider) 설계

로 한다.)3.1 분압기의 설계(부하효과를 고려하지 않은 잘못된 설계)(a) 준비물 중의 저항을 사용하여 3 V±10%의 전압을 출력하는 분압기를 설계하라.(b) 설계한 회로의 3 V ... 출력단자에 등가부하로서 1 ㏀의 부하가 병렬로 연결되었을 때의 출력 전압을 계산하라. 설계목표에 대한 오차를 구하고 결과를 분석하라 ... 는 분압기를 설계하는 것이다. 단, IC chip이 동작하지 않을 때, 즉 전력을 소비하지 않을 때 IC chip에 9 V 이 상 걸리지 말아야한다. (모든 설계는 pspice

리포트 | 3페이지 | 1,000원 | 등록일 2022.01.18

다운로드 장바구니
중앙대 전기회로설계실습 3. 분압기(voltage divider) 설계 A+ 결과보고서

하는 것이 설계목표다. 따라서 3㏀ 저항과 6.2㏀저항, 2.7㏀의 저항을 직렬로 연결하였다. 6.2㏀저항, 2.7㏀의 저항에 1 ㏀ 부하를 병렬로 연결하고 부하에 걸리는 전압은 2 ... .76 V로 측정되었다. 분압기를 설계할 때 부하효과를 고려하여 설계해야함을 알 수 있었다.서론건전지의 출력저항과 DMM의 입력저항을 측정하는 회로를 설계, 제작 ... 요약DC Power Supply의 출력전압을 12V로 고정시키고 정격전압이 3 V±10%, 정격전류가 3 mA±10%인 IC chip에 전력을 공급할 수 있는 분압기를 설계

리포트 | 4페이지 | 1,000원 | 등록일 2022.03.08 | 수정일 2022.04.11

다운로드 장바구니
판매자 표지

전기회로실험 A+ 6주차 결과보고서(전압분할 회로)

의 값 또한 측정하여 기록한다.실험 B.(1) 15V 전원으로부터 3개의 병렬가지를 갖는 부하에 전류를 공급할 수 있는 전류분할 회로를 설계한다. 전원에 의해 공급되는 총 전류 ... 다적용한 수학적 해를 먼저 구해야 한다. 일반적인 설계과정은 다음과 같다. 첫 번째로, 회로도를 그리고 알고 있는 값과 구하고자 하는 값을 구분해서 표시한다. 두 번째로, 회로 ... 의 전기적 관계를 반영하도록 적절한 수식을 세운다. 세 번째로, 구하고자 하는 값에 대하여 수식을 풀어 해를 구한다. 네 번째로, 계산된 값들로부터 회로를 구성하고 설계조건이 맞

리포트 | 17페이지 | 2,000원 | 등록일 2023.05.01 | 수정일 2023.07.25

다운로드 장바구니
판매자 표지

A+ 2021 중앙대학교 전기회로설계실습 예비보고서 03 분압기 설계

사이에서는 IC chip이 동작하지 않을 때, 즉, 무부하 상태일 때 3[V]를 출력하기 때문에 IC chip에 9[V] 이상의 전압이 걸리지 않는다.(b) 설계한 회로의 3 V ... 출력단자에 등가부하로서 1 ㏀의 부하가 병렬로 연결되었을 때의 출력 전압을 계산하라. 설계목표에 대한 오차를 구하고 결과를 분석하라.R _{2}와R _{ic}의 합성저항R ... 가부하를 고려하여 설계목표를 만족하는 분압기를 설계하고 회로도를 도시하라.분압기에 흐르는 전류는 작을수록 좋으며 현실적으로 10% 이하가 되도록 설계한다.정격전류가 3[mA]이

리포트 | 5페이지 | 1,000원 | 등록일 2022.09.01

다운로드 장바구니
[A+중앙대전회실] Thevenin 등가회로 설계 결과보고서 전기회로설계실습

하여 오차율을 구한다. 설계한 등가회로를 검증하기 위해 가변저항과 DC power supply 를 이용해 Thevenin 등가회로를 구성하고 부하를 연결하여 부하의 전압과 전류를 구한다 ... 요약실험에 사용되는 저항들의 저항값을 측정한다. 회로를 구성하고 R_L 의 전압을 측정하고 전류를 구한다. Thevenin 등가회로를 구성하고 V_Th 와 R_Th 를 측정 ... 에 대한 시간의 함수를 화면에 표시 2) 두 신호사이의 상관관계를 화면에 표시1. 서론Thevenin 등가회로는 전원을 포함한 선형 소자들의 복잡한 직,병렬 구조를 하나의 전압원

리포트 | 5페이지 | 1,000원 | 등록일 2021.09.20

다운로드 장바구니
컴퓨터 구조와 원리 3.0 4장 연습문제

하여 빌림수와 차의 불 대수식을 구하라(139쪽 중앙)-A-B + -A⊕B-Br0A⊕B⊕Br0다음 불 대수식을 바탕으로 조합 논리회로를 설계하라.138쪽 그림4-13기본적으로 가산기 ... 와 감산기는 (조합) 논리회로로 구성된다. 가산기와 감산기가 여러 비트를 한번에 처리하기 위해서는 (병렬)연결이 필요하다.조합 논리회로에서 두 입력과 하나의 올림수를 사용하여 덧셈 ... 컴퓨터 구조와 원리 3.0 4장 연습문제조합 논리회로에 대한 설명으로 옳지 않은 것은?3.기억 능력이 있어 컴퓨터의 기억 장치로 사용된다조합 논리회로에 대한 설명으로 옳은 것

시험자료 | 3페이지 | 1,000원 | 등록일 2023.12.23

다운로드 장바구니

이전10개 10 11 12 13 141516 17 18 19 다음10개

파워링크

신청하기