"Pspice따라하기"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

전자회로실험 전자회로설계실습 전전설3 oscillator 설계 기초아날로그실험 pspice pn접합다이오드 pspice jfet 소신호 에미터

판매자 표지는 다운로드시 포함되지 않습니다.

"Pspice따라하기" 검색결과 281-300 / 1,806건

기초전자실험 with PSpice 예비레포트 7. 전압 배율기와 전류 분류기, 테브난의 정리, 노턴의 정리

는 전류량에 따라 지침이 움직이도록 만든 전류계이다. 이 전류계는 고작 1~2[mA] 정도의 전류만을 감당할 수 있다. 즉 아날로그 멀티미터의 측정부만으로는 다양한 크기의 전류(전압 ... 를 감지하여 배율기 및 분류기 저항을 자동으로 선택하는 Auto Ranging 방식의 디지털 멀티미터가 주로 사용되고 있다.1) 전압 배율기전압 배율기는 전압의 측정 범위를 확대하기 ... 위해 멀티미터의 측정부와 직렬로 연결하는 저항이다.그림에서 Rm은 멀티미터 측정부의 내부저항이고, RMt는 측정 범위를 확대하기 위해 직렬로 연결한 배율 저항이다. 또한 Vm

리포트 | 11페이지 | 1,000원 | 등록일 2021.06.20

다운로드 장바구니
연세대 전기전자공학부 20-1학기 기초아날로그실험 결과레포트 6

)를 사용하여 Triangular/Square wave generator를 설계하고, PSPICE 및 breadboard에서 구현하는 것이다. 또한 555 timer IC의 두 가지 동작 ... 영역(astable, monostable mode)을 이해하고, 555 timer IC를 사용하여 PSPICE 및 breadboard에서 LED flasher를 구현할 것이 ... 이 반복된다.사각파를 출력하기 위해서 comparator를 사용한 이유는 다음과 같은 특징이 있기 때문이다. Comparator는 positive feedback을 이용한 회로이고

리포트 | 12페이지 | 1,500원 | 등록일 2021.03.14

다운로드 장바구니
판매자 표지

[A+] 전자회로설계실습 8차 예비보고서

Current이용) Gate Threshold VolatgeData sheet에 따라 Vth = 2.1 V(Typical value)를 사용한다. On-State Drain ... sheet의 값들을 대입하면 이므로,이다.(B) IREF = 10 mA인 전류원을 설계하기 위해서 M2의 VGS를 구하여라. 또한 VGS를 만족시키기 위한 R1값을 구하여라.M2 ... 다.(C) 전류원으로 이용하기 위해서 M1은 Saturation 영역에서 동작해야 한다. 이때 M1이 Saturation 영역에서 동작하기 위한 조건을 설명하라. 이때, RL의 최대값

리포트 | 5페이지 | 1,000원 | 등록일 2023.06.21 | 수정일 2023.06.23

다운로드 장바구니
판매자 표지

[중앙대학교 3학년 1학기 전자회로설계실습] 예비보고서2 구매 시 절대 후회 없음(A+자료)

은 PSPICE 상에서 모델링 되어있지 않기 때문에 20 mV DC 전압으로 설정)1초에 스위치를 open 시킨 후 5초 뒤인 6초의 출력전압은 9.775 V이다. 이론부에 따르 ... 의 open loop gain을 고려하여 이득을 구하기 위한 수식을 제출한다.를 에 대입하면 정리하면 와 의 관계를 구할 수 있다. 이 때, 의 값이 0 V이기 때문에 다음과 같이 ... 정리된다. 이다. 이상적인 op-amp 에서는 A, 즉 open-loop gain이 무한대이기 때문에 이지만 실제로는 A의 값이 유한하기 때문에 위와 같은 식으로 표현된다.Op

리포트 | 10페이지 | 1,000원 | 등록일 2023.08.28

다운로드 장바구니
판매자 표지

전자회로설계실습 6 예비보고서 Common Emitter Amlifier 설계

, R2를 구하라. 이 값을 이용하여 설계한 CE amplifier의 입력저항 Rin을 구하라. (1차 설계 완료)이론부의 rule of thumb in Design에 따르면, R1 ... 하였을 때의 출력파형을 PSPICE로 Simulation하여 제출하라. 모든 node의 전압과 branch의 전류가 나타난 회로도와 이때의 출력파형을 PSPICE ... 를 줄이기 위하여 vin 단자와 접지 사이에 50 Ω보다 작은 저항 Ri를 연결한 회로에 대하여 Vmax/|Vmin|가 95%이상이 되도록 저항을 PSPICE로 구한다. 이 저항

리포트 | 6페이지 | 1,000원 | 등록일 2022.03.29 | 수정일 2022.03.31

다운로드 장바구니
전자전기컴퓨터설계실험3 - 예비레포트 - 실험02_ RC Circuit (A+)

response란 frequency에 따라 변화하는 magnitude, phase의 response를 말함.Magnitude :Phase :Bode Plot은 Frequency ... response의 표현 방법으로 frequency에 따른 response의 magnitude 및 phase을 좌표상에 나타낸 plot이며, 회로망 특성을 semi logscale로 그린 것 ... 실험 순서 및 측정 방법Differential equation을 통해 PSpice를 통해 가 되는 Time Constant를 찾고, 이를 바탕으로 RC 회로를 구현한 다음

리포트 | 15페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

다운로드 장바구니
[A+] 중앙대 전자회로설계실습 예비보고서 9주차 피드백 증폭기(Feedback Amplifier)

) 그림 1 회로를 Simulation 하기 위한 Pspice schematic을 그린다. 전원 전압원은 12V로 고정하고 입력저항 및 부하저항을1`k` ohm`, 피드백 저항은{V ... . Series-Shunt 피드백 회로도 3.2 Series-Series 피드백 회로 설계(A) 그림 2의 회로를 Simulation하기 위한 Pspice schematic을 그린다 ... 하기 때문이다.(B) 단계 3.2(A)에서 그린 Pspice schematic에서 입력저항을10`k` ohm`으로 변경한다. 피드백 저항을 구성하고 있는R` _{Variable

리포트 | 12페이지 | 1,000원 | 등록일 2021.04.07

다운로드 장바구니
[A+중앙대전회실] 피드백 증폭기 (Feedback Amplifier) 예비보고서

imulation하기 위한 PSpice schematic을 그린다. 전원 전압원은 12V로 고정하 고 입력저항 및 부하저항을 1kΩ, 피드백 저항은 Vo/Vs=2가 되도록 R1 ... 으로 증가시킴에 따라 부하저항 양단의 출력전압이 어떻게 변하는지를 보여주 는 입출력 transfer characteristic curve를 그려라.Vo/Vs=2인 것을 확인할 수 있다.

리포트 | 12페이지 | 1,000원 | 등록일 2022.04.25

다운로드 장바구니
판매자 표지

공통 게이트 증폭기 [A+/PSpice/배경이론포함(교재카피)/예비레포트] 전자회로실험,이강윤

Cut off표를 바탕으로 그래프를 그리면 다음과 같다.이제 동작 영역을 구하기 위해 를 비교해보자. 아래 그래프는 (빨간색)와 ( 초록색) 의 그래프를 Vss에 따라 PSpice ... )과 출력 전압의 파형을 캡처하여 결과 보고서에 기록하시오.5. PSpice 시뮬레이션(1). 실험회로 1에서 값을 12V, 값을 0V, 값을 6V로 두고, 값이 4V로 두고, 저항 ... 을 바탕으로 MOSFET이 포화 영역에서 동작하는지 확인하시오우선 실험회로 1을 PSpice 시뮬레이션을 위해 결선하였다. 그 회로는 다음과 같다.Load 저항은 매우 크다고 가정

리포트 | 11페이지 | 1,000원 | 등록일 2021.06.19 | 수정일 2024.02.28

다운로드 장바구니
전자전기컴퓨터설계실험3 - 예비레포트 - 실험12 - BJT(BJT Amplifier Circuit) (A+)

만 BJT가 Active영역에서 동작하기 위해 VB의 값을 -1.5V로 수정하였다.나. Pre-Lab 2.(1) PSpice를 통해 Bias Simulation을 수행해 Base ... 에 있음을 검증하시오.(나) “Lab 1”을 위한 실험 순서 및 측정 방법사전 보고서의 내용에 따라 Common-Emitter Amplifier를 설계하고 LTSpice ... 한다.나. Materials (Equipment, Devices) of this Lab(1) 인두세트 : 1ea.(2) Computer & Pspice program : 1 ea.(3

리포트 | 10페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

다운로드 장바구니
기초전자회로실험1 6주차 결렙 Karnaugh Map 활용

은 수의 Boolean 대수 식을 간략화하기 위한 편리한 방법 A B C D Y 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 ... 에 따라 변수 값을 채운 후 , 2 n 만큼의 값을 묶어 그 값을 읽는다 . Karnaugh Map 예시 - 모든 1 을 포함하는 최소 개수의 묶음으로 묶어야 하며 값이 무관한 X ... Pspice 실험 0 0 0 0 0 0 0V 0 0 0 1 0 0 0V 0 0 1 0 0 0 0V 0 0 1 1 0 0 0V 0 1 0 0 1 1 5V 0 1 0 1 1 1 5V 0

리포트 | 6페이지 | 1,000원 | 등록일 2020.10.07 | 수정일 2020.10.12

다운로드 장바구니
[중앙대전자회로설계실습]_A+_예비보고서11_Push-Pull Amplifier 설계

= 10 Ω, VCC = 12V로 하여, Dead zone과 Crossover distortion을 확인하려고 한다.(A) 그림 1(a)회로를 simulation하기 위한 ... PSpice schematic을 그리되, BJT를 제외 하고 부하저항을 100Ω으로 놓고, Simulation Profile에서 Analysis type을 DC Sweep으로 설정 ... 하고서 DC 전압원의 값을 –12 V에서 +12 V까지 0.001 V의 증분으 로 증가시킴에 따라 부하저항 양단의 출력전압이 어떻게 변하는지를 보여주는 입출력 transfer c

리포트 | 8페이지 | 1,000원 | 등록일 2022.03.07

다운로드 장바구니
[A+][예비보고서] 중앙대 전자회로설계실습 11. Push-Pull Amplifier 설계

를 simulation하기 위한 PSpice schematic을 그리되, BJT를 제외하고 부하저항을 100Ω으로 놓고, Simulation Profile에서 Analysis ... -VEBP < Vs < VBEN 일때에는 두 BJT가 모두 CUTOFF 되어서 출력전압이 0이 된다.(C) 그림 1(b) 회로를 simulation하기 위한 PSpice sc ... type을 DC Sweep으로 설정하고서 DC 전압원의 값을 –12 V에서 +12 V까지 0.001 V의 증분으로 증가시킴에 따라 부하저항 양단의 출력전압이 어떻게 변하는지를 보여주

리포트 | 6페이지 | 1,000원 | 등록일 2022.04.06

다운로드 장바구니
판매자 표지

[한양대 에리카A+]기초회로이론 RLC 공진 회로의 주파수 응답 특성

을 통해 와 대역폭이 반비례 관계라는 것을 확인할 수 있다. 따라서 가 커질수록 대역폭은 줄어들기 때문에 band pass filter의 선택성이 커진다. 공진 주파수에서 이 회로 ... 1000019.98K1V6.18K16.2K1.0020000120.1K1V12.4K32.3K1.01Chap.3 결론 및 discussion위의 회로는 직렬 RLC 주파수 실험을 하기 ... 위해 pspice에서 만든 회로이다. 회로를 보면 알 수 있듯이 저항과 인덕터, 커패시터가 직렬로 연결되어 있다. 는 quality factor로서 대역폭이 감소할수록 증가

리포트 | 8페이지 | 2,000원 | 등록일 2022.06.21

다운로드 장바구니
MOSFET 기본특성

Pspice 시뮬레이션- NMOS[그림 8-13]은 NMOS의 전류-전압 특성을 측정하기 위한 회로이다.V _{sig} 전압을 0V부터 증가시킬수록 NMOS의 동작 영역이 바뀌 ... 으므로 전자가 많이 존재한다. 전자가 소오스에서 드레인 영역으로 이동하기 위해서는 전가가 많은 n 영역이 필요하다. 이를 위해서 게이트에 충분히 큰 양의 전압을 인가하면 p형 기판 ... 고, 전류도 바뀌게 된다. 이때 동작 영역을 확인하면서 NMOS의 입력 전압V _{i}와 드레인 전류를 측정하면, 전류-전압 특성을 측정할 수 있다.[그림 8-15]는 PSpice

리포트 | 19페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
[A+] 중앙대 전자회로설계실습 11. Push-Pull Amplifier 설계 (예비보고서)

Ω, VCC = 12 V로 하여, Dead zone과 Crossover distortion을 확인하려고 한다.(A) 그림 1(a) 회로를 simulation하기 위한 PSpice ... 전압원의 값을 –12 V에서 +12 V까지 0.001 V의 증분으로 증가시킴에 따라 부하저항 양단의 출력전압이 어떻게 변하는지를 보여주는 입출력 transfer characteristic curve를 확인하라.

리포트 | 8페이지 | 1,000원 | 등록일 2022.03.27

다운로드 장바구니
판매자 표지

A+ 2022 중앙대학교 전자회로설계실습 예비보고서 2 Op Amp의 특성측정 방법 및 Integrator 설계

를 설계하고 회로도를 제출한다.(B) 두 회로에 대해 유한한 크기의 open loop gain을 고려하여 이득을 구하기 위한 수식을 제출한다.open loop gain을 A,R ... 의 삼각파를 출력하는 이상적인 적분기를 설계하고 PSPICE를 이용하여 회로, 입력전압과 출력 전압의 파형을 제출한다.Inverting amplifier에서R _{2} 대신C ... 한다.Offset voltage에 관련된 성분이 추가로 생기면 출력 파형은 시간이 지남에 따라 일정한 기울기로 변하는 모습을 보이다가 공급되는 전압인 ±15 [V] 에서 s

리포트 | 9페이지 | 1,000원 | 등록일 2023.02.25

다운로드 장바구니
JFET DRAIN CURVES 실험보고서

- 는V_GG의 변화와V_DD의 변화에 따른I_D를 나타낸 그래프이다. 그래프를 해석하면 다음과 같다.-V_GG = 0V일 때에는V_DD가 증가함에 따라I_D는 선형적으로 증가함을 알 ... 에 대한 오차 분석 및 고찰1) Pinchoff voltage와 cutoffV_GS - 이론에 따르면 pinchoff voltage와 cutoffV_GS는 같은 값을 가진다. 하지 ... 한 pinchoff voltage가 4V이므로 실험결과는 의미 있는 값을 가지는 것이라 생각할 수 있다.3) PSpice를 이용한 JFET 경향 분석 - 은 PSpice를 이용

리포트 | 7페이지 | 2,000원 | 등록일 2020.11.08

다운로드 장바구니
판매자 표지

[A+] 전자회로설계실습 11차 예비보고서

distortion을 확인하려고 한다.(A) 그림 1(a) 회로를 simulation하기 위한 PSpice schematic을 그리되, BJT를 제외하고 부하저항을 100Ω으로 놓 ... 시킴에 따라 부하저항 양단의 출력전압이 어떻게 변하는지를 보여주는 입출력 transfer characteristic curve를 확인하라.(B) 단계 (A)에서 얻어진 transfer

리포트 | 7페이지 | 1,000원 | 등록일 2023.06.21 | 수정일 2023.06.23

다운로드 장바구니
판매자 표지

[전자공학응용실험] 아날로그 디지털 변환기(ADC) 결과레포트

파라미터들을 알아보았다. OP amp와 저항을 입력하여 Converter에 신호를 분류하는 기준을 만들어 주었고 이에 따른 출력 신호를 확인할 수 있었다. Pspice ... 의 에러로 전압 등으로 표현된 연속된 신호가 기계적으로 변환하면서 일종의 임계치를 정하여 구분하기에 발생한다. 이 중 INL이 생기는 원인은 연속된 신호가 직선의 신호가 아닌 정현파 ... 등의 곡선 신호에 가깝기에 각 구간에 통과하는 시간이 다 다르기 때문이다.이를 개선하기 위해서는 입력을 구분하는 bit의 수를 늘리면 된다. 입력의 신호를 더욱 세밀하게 나타냄

리포트 | 3페이지 | 2,000원 | 등록일 2022.12.19

다운로드 장바구니

이전10개 10 11 12 13 141516 17 18 19 다음10개

파워링크

신청하기