• AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • AI글쓰기 2.1 업데이트
  • 통합검색(5,576)
  • 리포트(5,077)
  • 자기소개서(278)
  • 시험자료(137)
  • 논문(43)
  • 방송통신대(33)
  • 이력서(3)
  • ppt테마(3)
  • 서식(2)
판매자 표지는 다운로드시 포함되지 않습니다.

"아날로그회로" 검색결과 261-280 / 5,576건

  • 아날로그 및 디지털회로설계실습 2주차 Switching Mode Power Supply(SMPS)예비 리포트
    설계실습 2. Switching Mode Power Supply(SMPS)요약: 이번 보고서를 통해 PWM제어회로에 대해 알아볼 수 있었으며 PWM제어 회로를 통해 SMPS ... 을 설계해보는 실험을 했다. 이론부에 따라 적혀 있는 식으로 계산해 소자들의 값을 구해 Buck converter 회로, Boost converter 회로를 구성했다.서론: SMPS ... 는 일정한 직류 출력 전압을 부하에 공급해 주는 직류 안정화 전원이다. SMPS는 PWM 제어회로를 이용하여 구성할 수 있는데 이번에는 PWM 제어 회로를 이용하여 SMPS를 설계
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2021.09.02
  • 판매자 표지 자료 표지
    (A+자료) 아날로그회로실험 텀프로젝트 OP-AMP를 이용한 차량 주차 안전 시스템
    팀장 회로 설계 및 구현, 보고서 작성, 발표 팀원 디버깅, 보고서 작성, PPT 작성 주제: 차량 주차 안전 시스템 2. 동기 및 목적 아날로그 회로실험 및 설계 수업에서 비교기 ... 차트) 6. 회로도 설명 7. 시뮬레이션 및 실험 결과 분석 8. 실험 사진, 동영상 9. 결론 및 고찰 10. 참고자료 1. 주제, 팀원, 역할 분담 구분 이름 학번 역할 분담 ... 따라서 변하게 됨. 이 회로는 입력 임피던스가 높고 출력 임피던스가 낮아서, 구동 회로의 부하 효과를 막는 완충 증폭 회로(buffer)로 적합함. 비교기 OP Amp의 매우 큰
    리포트 | 20페이지 | 3,000원 | 등록일 2023.01.16 | 수정일 2023.01.18
  • 10. 7-segment / Decoder 회로 설계 예비보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]
    아날로그 및 디지털 회로 설계 실습-실습 10 예비보고서-7-segment / Decoder 회로 설계학과 :담당 교수님 :제출일 :조 :학번 / 이름 :10-1. 실험목적7-s ... egment와 Decoder를 이해하고 관련 회로를 설계한다.10-2. 실습 준비물부품저항 330Ω, 1/2W, 5%8개Decoder 74LS471개7-Segment1개 ... ’B’+A’C+D+B’Cg’=B’C + BC’ + A’B + D10-3-3 7-Segment 구동 회로 설계Decoder와 7-segment를 이용한 7-segment 구동 회로
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2022.09.06
  • A+ 중앙대 아날로그및디지털회로설계실습(결과)5. 전압 제어 발진기
    . 참고문헌(보고서 작성에 참고한 문헌을 번호로 나열하며 본문에서 인용된 부분에 이 번호를붙인다.)1. 중앙대학교 전자전기공학부, “아날로그 및 디지털 회로 설계 실습”, pp 46-50 ... 실습 5. 전압제어 발진기(학생이름, 학번, 학수번호, 실험조의 번호, 실험조원의 이름, 실험날짜, 제출날짜)요약적분기 회로와 슈미츠 회로를 이용하여 전압제어 발진기(VCO ... &ref=y" 시스템, 모터의 회전 제어 등에 쓰이는 중요한 부품이다.실습을 통해 VCO회로를 구성하고 있는 Op amp, BJT의 동작 원리와 그 특성에 대해서 알아볼 수 있
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2022.09.10
  • [A+]중앙대 아날로그및디지털회로설계 실습 예비보고서11 카운터 설계
    1. 실습을 위한 이론적 배경JK Flip Flop : RS 플립플롭에서 set 과 reset 에 동시에 1 이 들어왔을 때의 문제를 보완하기 위해 설계된 회로이다 J 와 K ... 의 회로도를 그린다. 단 CLK 입력에 클럭 입력 대신 버튼 스위치를 연결하여 버튼을 누를 때마다 카운트가 증가하도록 설계한다. 또한, Q1, Q2, Q3 출력 신호에 LED를 연결 ... 하여 카운터의 상태에 따라 LED에 불이 들어오도록 연결한다.4.3 10진 비동기 카운터 설계- 16진 비동기 카운터와 리셋 회로를 이용하여 10진 비동기 카운터의 회로도를 그린다
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,000원 | 등록일 2022.09.08
  • [A+]중앙대 아날로그및디지털회로설계실습 예비보고서10 7-segment / Decoder 회로 설계
    아날로그및디지털회로설계실습 05분반 12주차 예비보고서설계실습 10. 7-segment / Decoder 회로 설계10-3-1- 7-segment/Decoder (74LS47 ... ABCD0001111000100101000011001010001010-3-3- Decoder와 7-segment를 이용한 7-segment 구동 회로
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2021.10.09
  • A+ 중앙대 아날로그및디지털회로설계실습(결과)6. 위상제어루프(PLL)
    게이트를 이용한 phase detector, loop filter로 위상 제어 루프 회로를 설계하였다. Vref에 5V의 구형파를 넣어주고, VCO의 커패시터 용량을 바꾸어 가 ... 된 이후 전자공학과 통신 분야에 폭 넓게 사용되어 왔다. 주기적인 신호의 위상이 흔들리지 않도록 조정점을 잡아주어 정확하게 고정시킨 주파수를 발신할 수 있다. 해당 회로의 중요성을 파악하고 커패시턴스의 변화에 따른 동작 주파수의 범위를 확인할 수 있다.
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2022.09.10
  • [A+] 중앙대학교 아날로그 및 디지털 회로 설계실습 예비보고서 10. 7-segment, Decoder 회로 설계
    까지의 숫자를 표현할 수 있다. ... [이하 생략]10-3-3 7-segment 구동 회로 설계Decoder와 7-segment를 이용한 7-segment 구동 회로를 설계한다[그림 ... 1], [그림 2]에 나타낸 실험에서 사용한 74LS47 소자의 datasheet을 참고하고 준비물에 있는 Decoder와 7-segment를 이용해서 7-segment 구동 회로를 설계하면 [그림 3]과 같다.
    리포트 | 6페이지 | 1,000원 | 등록일 2023.02.06
  • 11. 카운터 설계 예비보고서 - [아날로그및디지털회로설계실습 A+ 인증]
    아날로그 및 디지털 회로 설계 실습-실습 11 예비보고서-카운터 설계소속중앙대학교 전자전기공학부담당 교수님*** 교수님제출일2021.11.25(목)분반, 조**분반, *조학번2 ... 된다. 두 카운터 모두 Flip Flop 을 하나 지날 때 마다 그 출력은 입력 clock 의 주파수보다 절반씩 감소하게 되며 분주회로라고도 할 수 있다.먼저 4진 비동기 카운터 ... 와 1/2배의 주파수를 가지므로 2 분주회로, Q2 출력은 입력 클럭 신호에 비해 1/4배의 주파수를 가지므로 4 분주회로이다. 따라서 카운터나 분주회로 중 목적에 맞게 사용할 수
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,000원 | 등록일 2022.11.16 | 수정일 2023.01.03
  • 10. 7-segment / Decoder 회로 설계 결과보고서 [2021년도 아날로그 및 디지털 회로 설계 실습 A+ 자료]
    아날로그 및 디지털 회로 설계 실습-실습 10 결과보고서-7-segment / Decoder 회로 설계학과 :담당 교수님 :제출일 :조 :학번 / 이름 :10-4. 설계실습 내용 ... 은 common pin인 3번 핀과 8번 핀을 접지를 인가한 후, 나머지 핀들에 전압을 인가하면 점등되는 것을 확인할 수 있다.10-4-2 7-Segment 구동 회로 설계설계실습 ... 계획서 10-3-3에서 그린 7-segment 구동 회로에 토글 스위치를 추가하여 설계 한다. 10가지 다른 입력 값에 대해 구현된 회로의 입력 단자와 출력 단자의 전압을 측정
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2022.10.24
  • [A+][예비레포트] 중앙대 아날로그 및 디지털 회로 설계실습 7. 논리함수와 게이트
    를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR (Exclusive NOR)의 진리표를 사용하여 AND, OR, NOT 케이트로 XNOR의 회로 ... 진리표를 만들고, 2x4 회로도를 설계한다.N비트의 2진 코드 입력에 의해 최대 2^n개의 출력을 가지는 회로디코더란 n비트의 2진수 값을 입력으로 받아서 최대 개의 다른 출력 ... 을 나타내는 조합 논리 회로이다. n개의 입력선과 최대 개의 출력선을 가지며, 입력 값에 따라 선택된 하나의 출력선이 나머지 출력선들과 반대의 값을 갖는다.따라서 2*4 디코더는 2
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2022.04.08
  • [A+]중앙대 아날로그및디지털회로설계 실습 예비보고서9 4bitadder
    에서 구한 간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 ORAND(NOR-NOR)로직 회로를 설계한다.D XOR gate를 이용하여 보다 간소화된 다 ... 단계 조합 논리 회로를 설계한다.E 설계한 회로중 하나를 선택하여 2Bit 가산기 회로를 설계한다.
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2022.09.08
  • A+ 중앙대 아날로그및디지털회로설계실습(예비)6. 위상제어루프(PLL)
    에 따른 Vout 전압의 평균값 특성을 그리시오.6-3-4 위상제어루프 설계그림 6-2의 회로를 Simulation tool (PSPISE)로 설계한다. 이때 본인이 중요하다고 생각 ... 하는단의 파형을 관찰하고 제시한다.Vc그림 6-2 위상제어루프 회로6-3-5 VCO의 Gain(A) Vc가 VDD/2일 때 VCO의 Gain(주파수 변화/Vc의 변화)은 얼마인지 결과
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,500원 | 등록일 2022.09.10
  • [A+]중앙대 아날로그및디지털회로설계실습 과제 래치와 플립플롭 (11주차)
    아날로그 및 디지털 회로설계실습11주차 래치와 플립플롭 과제1.Positive edge-triggered flip flop은 clock이 0에서 1로 변할 때만 출력이 변한다
    Non-Ai HUMAN
    | 리포트 | 1페이지 | 1,000원 | 등록일 2021.10.09
  • [A+] 중앙대 아날로그 및 디지털회로 설계실습12 Stopwatch 설계 예비보고서
    아날로그 및 디지털 회로 설계 실습-실습 12 예비보고서-Stopwatch 설계학 과 : 전자전기공학부담당 교수님 : XXX 교수님제출일 : 2020.12.XX(X)조 :X요일 ... X조학번 / 이름 : XXXXXXXX / XXX12-1. 실습 목적Stopwatch 설계를 통하여 카운터, 분주회로, 클럭 회로, 디코더 등 다양한 디지털 회로 구성요소에 대한 ... 이해를 높이고 Datasheet를 읽고 분석하는 능력과 원하는 회로를 설계할 수 있는 능력을 배양한다.12-2. 실습 준비물부품Inverter 74HC04: 8개NAND gate
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2021.09.06
  • [A+]중앙대학교 아날로그및디지털회로설계실습 위상 제어 루프 (PLL) 과제
    는다.)문제 21) 위 회로의 현재 Input 주파수: 5MHz, ⓐ 노드의 주파수: 5MHz, Output 주파수: 3MHz일때 충분한 시간이 지났을 경우 Input, ⓐ 노드 ... , Output : 5MHz 이다.2) 위 회로의 현재 Input 주파수: 5MHz, ⓐ 노드의 주파수: 3MHz, Output 주파수: 3MHz일 때 충분한 시간이 지났을 경우 Input, ⓐ 노드, Output의 주파수를 구하시오. -> Answer
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2021.09.02
  • [A+]중앙대학교 아날로그및디지털회로설계실습 전압 제어 발진기 과제
    속도에는 한계가 있다. 이때, 주파수에 제한이 걸리기 때문에 Vc가 큰 영역에서 비 선형성을 갖는다.• 쌍안정 회로란 무엇인가?-> Answer최초의 상태가 1이라 하면, 반대 ... (reset)를 갖는다. 전기적 자극(Trigger)에 의해 하나의 안정 상태에서 또다른 안정 상태로 변하는 회로를 쌍안정 회로(bistable-circuit)라고 한다.• 쌍안정 회로
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,000원 | 등록일 2021.09.02
  • 인하대학교 아날로그회로설계 two stage OPamp 설계 (손계산, Hspice코드+결과창, layout)
    capacitor. Cox=5fF/(um)^2 ,넓이 1000(um)^2TWO STAGE OP AMP+OUTPUT STAGE(class A)회로도hand c
    Non-Ai HUMAN
    | 시험자료 | 36페이지 | 4,000원 | 등록일 2021.07.04
  • [A+][예비레포트] 중앙대 아날로그 및 디지털 회로 설계실습 4. 신호발생기
    에 주어진 Wien bridge 회로에서 V+와 V-의 관계식을 구하시오. 이 관계식을 이 용하여 1.63 kHz에서 발진하는 Wien bridge 회로를 설계하시오.의 전압분배 식 ... 하여 Wien bridge oscillator를 안정화하는 회로를 설계, Simulator의 결과를 제출한다. 또한 출력을 안정화하는데 다이오드가 어떤 역할을 하는지 구체적으로 서술
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2022.04.08
  • 판매자 표지 자료 표지
    (A+) 아날로그회로실험및설계 Op-amp 반전, 비반전 증폭기 실험 보고서
    아날로그회로실험및설계 결과 보고서 #2 (3주차 결과)( 반전, 비반전 증폭기 실험 )과 목담당교수제 출 일학 번이 름1. 실험목표① Op-Amp의 기본적인 특성을 이용하여 반전 ... 라, 아날로그 강의를 듣는 우리 학생들 모두가 쓰는 소자이다. 그러므로, 여러 학생들이 공유하는 소자이기 때문에 그 학생들이 소자를 사용하면서 본인들도 모르게 내부의 회로를 태우거나 고장 ... 으로 구현하는 소자.- 이미터 부분에는 들어오는 전류를 전체적으로 통제하고 이를 관리하기 효율적으로 증폭을 구현하는 것에 정의를 둔다.- 컬렉터 부분은 이 전류를 모아서 회로적으로 구현
    리포트 | 13페이지 | 3,000원 | 등록일 2024.11.04
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 10월 22일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
5:31 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감