[전자회로실험] Multistage Amplifier 결과레포트

목차

1. 실험 목표
2. 실험 내용
3. 실험 결과
4. 고찰-Simulation과 실제 실험 비교

본문내용

1. 실험 목표
CS 증폭기와 다단 증폭기의 주파수 응답을 측정하여, 각 증폭기 구조의 전압 이득과 3-dB 대역폭을 분석한다. CS, CF를 조합한 다단 증폭기에서 입력/출력 임피던스와 부하효과의 개선을 확인한다. 이를 통해 다단 증폭기의 설계 필요성과 이득-대역폭 간 trade-off를 이해한다.

2. 실험 내용
실험1 - Frequency Response : CS
1) 다음과 같이 회로를 구성하고 V_in=5×10^(-3) sin⁡2000π [V]를 인가한다. 전압 이득을 측정한다.
2) Vin의 주파수를 바꾸며 전압 이득을 측정해 표를 완성한다.
3) 표를 기반으로bode plot 을 그린다. 3-dB 주파수를 구한다.
4) 낮은 주파수와 높은 주파수에서 전압 이득이 감쇠하는 이유를 고찰한다.
5) 저항 R2와 RD를 각각 1.8kΩ, 10kΩ으로 바꾸어 실험 2)를 반복한다. 전압이득과 3-dB 주파수가 어떻게 달라지는지 관찰한다.

실험2 – 2-Stage Amplifier : CS+SF
1) 다음과 같이 회로를 구성하고V_in=5×10^(-3) sin⁡2000π [V]를 인가한다. 회로도의 표시 부분의 전압을 측정한다. 신호의 진폭을 예상하고 측정 결과와 비교한다. 만약 그렇지 않다면 왜 그런지 고찰한다.
2) Vin의 주파수를 바꾸며 표를 완성한다.

참고자료

· 없음