[전자회로실험] MOSFET-DC Characteristics 결과레포트

소개

안녕하세요. 모두 A+를 받은 과목의 레포트만 업로드하였습니다!

전자회로실험 과목의 경우 Multisim 또는 PSpice로 예비 실험을 진행한 뒤 레포트를 작성하여 더욱 퀄리티가 높습니다.
또한 이론과 실험, 고찰을 수식, 그래프와 함께 구체적으로 작성하여 참고하시길 바랍니다!

목차

1. 실험목적
2. 실험 방법
3. 실험결과
4. 고찰

본문내용

V_GS=0V일 때부터 약 1.8V까지는 I_D≅0A라고 봐도 무방하다. 이러한 결과가 나온 이유는 게이트 단자에 전압이 충분하지 않아서 Source와 Drain 사이에 채널이 형성되지 않았고, 따라서 전자가 이동할 수 있는 통로가 좁기 때문에 전류가 거의 흐르지 않는 것이다. 이는 게이트-소스 전압이 MOSFET의 문턱 전압(Vth)보다 낮아 채널이 형성되지 않아 전류가 거의 흐르지 않는 차단 영역의 특징을 보여준다. 따라서 실험에서 사용한 MOSFET의 문턱 전압은 대략 1.8V임을 확인할 수 있다.
표-1에서 게이트 전압을 더 증가시켜서 2.1V 이상에서 전류가 유의미하게 흐르기 시작했다. Gate 전압이 커지면서 Oxide 기판 아래에 반전층이 형성되기 때문이다. 즉, 전자가 이동할 수 있는 통로인 N-Channel이 생겨 전류가 흐르기 시작한 것이다. 드레인 특성곡선을 통해 게이트 단자에 강한 전압이 인가될수록 반전층의 두께가 두꺼워져 더 많은 드레인 전류가 흐른다는 사실을 확인할 수 있다.

핀치오프 선을 기준으로 왼편은 triode, 오른편은 saturation임을 알 수 있다.

<중 략>

V_DD가 10V이고 저항이 없으므로 V_DD=V_DS이다. V_DS를 10V로 고정하고 게이트 전압을 증가시켰더니 위의 그래프와 같이 I_D가 증가하였다. 기본적으로 증가형 MOSFET은 채널이 물리적으로 만들어져 있지 않고 증가모드로만 동작을 한다. 게이트 전압이 문턱전압을 넘어서면 〖SiO〗_2층 바로 밑에 얇은 반전층이 형성된다. 반전층은 전자가 Source에서 Drain으로 이동할 수 있는 통로인 Channel을 말한다. 이 때문에 I_D는 V_GS>V_TH일 때 증가한다. V_GS값이 커질수록 p형 반도체의 소수 캐리어인 전자를 더욱 끌어들여 n채널이 두껍게 형성되고, 이는 Drain-Source 사이의 MOSFET 내부저항을 줄여주어 전류가 증가하는 것이다.

참고자료

· 없음