[2024/A+]서울시립대_전전설3_실험9_결과

목차

Ⅰ. 서론
1. 실험 목적
2. 배경 이론

Ⅱ. 실험 장비 및 실험 방법
1. 실험 순서
2. 실험 장비

Ⅲ. 실험결과
1. 실험1

Ⅳ. 토론
1. 데이터 분석
2. 토론

Ⅴ. 결론

Ⅵ. 참고문헌

본문내용

실험 목적
MOSFET 트랜지스터를 사용하여 CMOS Inverter 설계
NMOS Bias Circuit 이해

배경이론
실험 이론
Inverter
논리 게이트 ; NOT Gate

0을 받으면 1을 출력하고, 1을 받으면 0을 출력
Y=X ̅

NMOS
NMOS는 N형 MOSFET으로, P형 실리콘 기판에 소스와 드레인이 N+로 도핑된 구조를 가진다. 게이트에 임계 전압(Threshold Voltage)보다 높은 전압을 가하면, 소스와 드레인 사이에 전류가 흐르게 된다. 반면, 게이트 전압이 임계 전압보다 낮으면 전류가 흐르지 않는다. NMOS의 임계 전압은 양수이다.

PMOS
PMOS는 P형 MOSFET으로, N형 실리콘 기판에 소스와 드레인이 P+로 도핑된 구조를 가진다. 게이트에 임계 전압보다 낮은 전압을 가하면, 소스와 드레인 사이에 전류가 흐르게 된다. 반대로, 게이트 전압이 임계 전압보다 높으면 전류가 흐르지 않는다. PMOS의 임계 전압은 음수이다.

1. 실험 순서
가) 실험 1

１) 실험 1-1

① 회로설계
② NMOS의 소스에 ground 연결, PMOS의 소스에 Power supply 5V 연결
③ Power supply의 gate 전압을 0.25V씩 변화시켜가며 값을 정리
④ 전달 함수 그래프 그리기

２) 실험 1-2

① 함수발생기로 0-5V의 신호를 gate에 인가
② 오실로스코프를 통해 출력 파형을 측정

참고자료

· Raymond A. Serway, John W. Jewett, 『대학물리학Ⅱ』, 북스힐(2019)
· Irwin, 『Engineering Circuit Analysis』, WILEY(2015)
· Sedra, 『Microelectronic Circuit 7th』, OXFORD(2016)
· 실험 교안, pdf