A+ 연세대학교 기초디지털실험 6주차 결과보고서 Finite State Machine

목차

1. 이론
2. 실험
3. 토의
4. 참고문헌

본문내용

0. 들어가며
Sequential Logic 회로는 현재의 입력뿐만 아니라 이전 출력에 따라 출력을 생성하므로, Combinational Logic 회로보다 더 복잡한 경우가 많다. 이러한 Sequential Logic 회로의 동작을 더 명확하게 설명하기 위해 Finite State Machine (FSM) 개념이 필요하다. 먼저 FSM의 정의와 유형을 알아본 후, 상태 전이 표를 살펴본다. 이어서 Verilog HDL을 통해 FSM을 기반으로 한 순차 논리 회로의 예제를 설계하고, 올바르게 동작하는지 확인한다.

1. 이론
1.1 Finite State Machine (FSM)
Finite State Machine (FSM)은 유한한 개수의 구분되는 상태(state)를 가지는 시스템이다. 예를 들어, 실수 축의 연속적인 값으로 상태가 조절되는 시스템은 FSM이 될 수 없으므로, 볼륨을 연속적으로 조절하는 스피커는 FSM에 해당하지 않는다. 또한 FSM은 한 번에 하나의 상태만 가질 수 있으며, 상태 전환은 순식간에 이루어져야 한다. 즉, 전환 과정에서 두 상태가 동시에 복합적으로 나타나거나, 서서히 변하는(fade in/out) 방식은 허용되지 않는다. 이러한 상태 간의 전환은 전이(transition)라고 부르며, 미리 정의된 조건이나 입력에 의해 이루어진다.
한편 FSM은 현재 상태와 입력에 따라 다음 상태가 결정되는 구조이다. 같은 입력이 주어지더라도 현재의 상태에 따라 출력이 달라지며, 이를 시각적으로 표현한 것이 state diagram이다. 상태를 나타내는 원과, 각 상태 전환 경로를 보여주는 선으로 구성된 이 다이어그램을 통해 FSM을 설명할 수 있다. 그림 1은 세 개의 상태를 가진 FSM의 예시로써 각 입력에 따라 정해진 상태로 전이되는 것을 표현한다.

1.2 Mealy Machine

참고자료

· 2024-2_6주차 강의자료 “Finite State Machine”
· 2024-2_4주차 강의자료 “Combinational Logic”