[A+] 중앙대학교 전기회로 설계실습 예비보고서 10. RLC 회로의 과도응답 및 정상상태응답

소개

중앙대학교 전자전기공학부 재학생입니다. 1학년부터 모든 실습 수업에서 A+를 받았으며, 보고서 점수는 항상 최상위권이었습니다. 다른 전공 과목 또한 모두 A+, A0를 받은 만큼 보고서 내용도 성실하게 작성하였습니다. 실습 내용도 전공 수업만큼 중요하니 매주 보고서를 작성하시면서 공부하신다면 좋은 결과를 얻으실 수 있을 것입니다.

목차

없음

본문내용

3.2 위의 회로에서 입력이 사각파(0 to 1 V, 1 ㎑, duty cycle = 50 %)인 경우 입력을 기준으로 R, L, C에 걸리는 전압파형을 시뮬레이션 하여 제출하라.

PSpice를 활용해서 [그림 1]과 같은 회로도를 설계하였고, [그림 2]가 R, L, C에 걸리는 전압 파형 그래프이다. 노란색 그래프는 커패시터의 전압 파형, 파란색 그래프는 인덕터의 전압 파형, 빨간색 그래프는 저항의 전압 파형, 초록색 그래프는 입력 전압 파형이다. 추가적으로, 3.1에서 구한 것과 같이 0<a<w_0 의 관계를 만족하기 때문에 부족감쇠(under-damped) 응답이다.

<중 략>

참고자료

· 없음