[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+

소개

2021년도 2학기에 진행한 전자전기컴퓨터설계실험2 Lab-02 Schematic Design with Logic Gates 결과레포트입니다.
대면으로 진행했기에 UCF file(핀 할당) 및 장비동작까지 확인 완료했습니다.

logic / pin / 장비동작 관련 코드 및 사진 모두 첨부되어 있습니다.

목차

1. Introduction
(1) 실험의 목적
(2) 실험 이론

2. Materials and Methods
(1) 실험 장비

3. Result
(1) [실습 1] AND GATE 로직 설계
(2) [실습 2] Single-bit half Adder 설계
(3) [실습 3] Single-bit Full Adder 설계
(4) [실습 4] half_adder를 이용한 1-bit Full adder 설계
(5) [응용과제] 4-bit Full Adder 설계

4. Discussion

5. Conclusion

본문내용

가. 실험의 목적
Verilog HDL 언어를 이용하여 디지털 회로를 디자인 하기에 앞서 Schematic 설계를 수행해 본다. Schematic 설계는 ISE가 제공하는 여러가지 종류의 logic gate 심볼을 직접 불러와서 배치하고 연결함으로써 디지털 회로를 디자인하고, Schematic 방식으로 설계한 logic을 최종적으로 FPGA Device Configuration까지 수행해서 동작을 확인한다.

나. 실험 이론
(1) ASIC
a. ASIC의 이해
- 특정한 전자/정보통신 제품에 사용할 목적으로 설계된 비메모리 반도체 칩으로, 복잡한 큰 디지털 시스템은 앞서 소개한 TTL 등으로 제작할 수 없고 고집적 ASIC으로만 가능하다.

b. ASIC의 장점.
- 제품의 고집적화, 소형 경량화, 성능 향상
- 저전력화, 시스템 기술 보호
- 경쟁력 강화
- 신뢰성 향상을 통한 부품의 최적화, 공정의 단순화, 자동화
- 기능의 복합화에 대처
- 고성능의 작고, 가벼운 제품을 만드는 유일한 방안

<중 략>

(2) Full Custom IC
- 좁은 의미로는 full custom IC를 ASIC이라고 부르기도 한다.
- 장점: 개발 목적에 가장 알맞은 설계의 자유도를 갖고있으며, 대량 생산 시 UNIT PRICE가 최저이고, 고집적도와 고성능화를 달성하여 고속, 저전력 IC 개발이 가능하다. 또한 독자적 설계에 의한 회로의 KNOW-HOW, 장치의 KNOW-HOW에 대한 기밀이 유지된다.
- 단점: 개발 비용이 비싸며 개발 기간이 길다. 또한 TRANSISTOR LEVEL로 USER가 원하는 데로 설계하였기 때문에 변경시에는 그 주위에 있는 다른 부분들도 같이 수정하여야 해서 설계 변경이 어렵다.

(3) FPRG
a. FPGA의 이해
- 1985년 미국의 XILINX사에서 세계 최초로 FPGA를 발표하였다.

참고자료

· 서울시립대학교 전자전기컴퓨터설계실험2 실험 교안
· M. Morris Mano, Michael D. Ciletti(2016). Digital Design with an Introducton to the Verilog HDL 5thedition
· XILINX DS099 Spartan-3 FPGA Familiy Data Sheet
· (주) 한백전자 기술연구소 Combo-II SE 활용설명서