전자회로실험 - 다이오드 응용회로 실험 (예비)

목차

없음

본문내용

1) 그림 1의 회로를 Pspice로 구성하고 (), 입력 신호인 10V peak-to-peak 전압을 갖는 정현파 신호에 대해 출력 파형을 얻는 시뮬레이션을 수행한다.

<그림 중략>

다이오드를 가장 많이 이용하는 응용 회로는 정류기 회로이다. 이 회로는 AC 전원 전압을 이용해 DC 전압을 만들고자 할 때 사용되는 중요한 기능 블록이다.
그림 1은 전파 정류 회로를 보여준다. 입력 신호에 따라 D1과 D2가 번갈아 도통된다. 출력 신호는 입력 신호의 크기보다 0.7V 정도 떨어진 형태의 신호가 나타나게 된다. 그림 1에서처럼 전파 정류된 출력 신호를 DC 전압으로 사용하기 위해서는 부하 저항 양단에 적절한 크기의 캐패시터를 연결함으로써 출력신호의 변화를 줄여야 한다. 이때 RC 상수 값이 정현파 신호주기 T보다 매우 크도록 C값을 선택해야 일정한 크기의 출력 신호를 얻을 수 있다. 이렇게 구성된 회로를 peak 정류기라고 부른다.

(2) 출력 전압의 크기가 일정하게 되도록 하기 위한 병렬 연결용 C값을 선정하고, 이것을 부하 저항과 병렬로 연결하여 출력 파형을 얻는 시뮬레이션을 수행한다.

<그림 중략>

캐피시터의 캐패시턴스가 점점 커질수록 캐패시터의 용량이 커지기 때문에 전하를 차지할 수 있는 능력이 커지고 따라서 위의 그래프에서도 알 수 있듯이 capacitor의 용량이 커질수록 전압이 안정해져 거의 DC에 가까운 값을 얻을 수 있다.

(3) 그림 9의 회로를 Pspice로 구성하고, (RL=10kΩ, VL=3V) 10V peak-to-peak 전압을 갖는 100 Hz 정현파 신호에 대해 출력 파형을 얻는 시뮬레이션을 수행한다.

<그림 중략>

이 파형을 통해 보면 파형이 (-)부분에서는 일부 잘린 것을 볼 수 있다. 이는 특정전압 이상으로만 유지하기 위해서 사용되는 리미터 회로이다. 위 회로에서 공급전압 VL을 제거하면 출력신호 (-)부분이 다이오드 양단에 걸리는 전압인 -0.7V이하로는 내려가지 않게 된다. 이러한 회로를 clamping회로라 부르고 여러 회로의 입력단자에서 많이 사용된다.

참고자료

· 김재석, 한건희, “전자회로실험 2e", 교보문고, 2004, pp15-22