산화층 두께에 따른 MOS Capacitor의 C-V 및 I-V 그래프 변화 분석

목차

1. 실험목적 (Purpose)
2. 실험변수 (Variables)
3. 이론배경 (Theories)
4. 실험방법 (method)
5. 실험결과 및 고찰 (result & dicussion)
6. 결론(conclusion)

본문내용

1. 실험목적 (Purpose)

MOSFET Structure을 가진 MOS Capacitor를 제작하여 그 제작 공정 과정을 알고 MOS Capacitor의 구동 원리를 이해하며 Oxide층(SiO₂) 두께에 따른 MOS Capacitor의 C-V 및 I-V 그래프 변화를 분석해본다.

2. 실험변수 (Variables)

산화층 두께에 따른 MOS Capacitor의 C-V 및 I-V 그래프의 변화를 보기위하여 변수를 3가지 SiO₂ 두께(100nm, 200nm, 300nm)로 설정하였고, 통제 변인으로는 metal을 Ti로 정하였다.

<중 략>

결과 값을 확인해보면 예상결과와는 달리 박막의 두께에 따라 유전율이 같지 않다는 것을 볼 수 있다. 이러한 원인으로는 증착 과정에서 SiO2로 증착했을 때 SiO2만 떨어져 나오는 것이 아니라 SiO나 Si, O2등이 떨어져 나오는 경우가 많다. 이때 O2는 진공펌프를 통해 빠져나가게 되어 실제 증착된 물질은 SiO2와 SiO가 섞여서 증착하게 된다. 이는 산화물 층의 증착 두께에 따라 조성차이가 더 크게 날 것이기 때문에 산화물 층의 유전율이 각각 다르게 될 것이다.
또한 진공펌프로 진공상태를 만든다고 해도 진공상태가 완벽하진 못하기 때문에 증발되어 날아가는 SiO2와 기체 분자간 충돌이나 반응 때문에 산화물 층에 이물질이 섞여 들어갈 것이다. 치밀하고 균일한 형성을 방해하게 될 것이다.

참고자료

· Solid State Electronic Devices(6th edition) - Ben Streetman, Sanjay Banerjee
· Modeling and Simulation of Negative Bias Temperature Instability - R.entner
· Chap. 6. Field Effect Transistors ppt자료 - Nano quantum electronics lab
· 반도체공학 - 박광순, 여진경 역. 학문사. 1997
· http://www.ece.utep.edu/research/webedl/cdte/Fabrication/index.htm
· http://lsm.rutgers.edu/facilities_ALD.shtml
· chap2. 전계효과 트랜지스터(FET) - 디스플레이공학 이준신교수님 강의자료