아주대학교 컴퓨터구조(정기현) 프로젝트

목차

1. 프로젝트 목표
2. 프로젝트 결과
3. 고찰
4. 참고자료

본문내용

1. 프로젝트 목표
16bit의 주소를 사용하는 CPU와 RAM, ROM, Flash와 Address mapping을 수행한다
조건은 다음과 같다
- CPU와 memory 연결하기
1) CPU는 16address line(A15~A0)
2) RAM 5개 Size(2K, 1K, 4K, 512, 256) (각 2개씩, DEV1~DEV10)
3) ROM 5개 Size(4K, 2K, 1K, 128, 256) (각 2개씩, DEV11~DEV20)
4) FLASH 2개 Size(8K, 16K) (각 1개씩, DEV21~DEV22)
5) 11학번은 A0가 LSB, 기타학번은 A15이 LSB

<중 략>

위 표를 살펴보면, A0~A4를 하나의 Decoder의 input으로 사용하고, A5~A8를 다른 하나의 Decoder의 input으로 사용할 수 있다. 이때 Decoder1의 output의 각 메모리의 CS1단으로 들어가도록 했고, Decoder2에서 나오는 output을 CS2’단으로 사용하도록 했다. 이때, Decoder2만으로 CS2‘에 사용되면, 제대로 된 메모리 선택이 불가능했다. 따라서 해당 메모리에 들어가는 A0~A4의 Decoder1 아웃풋과, 해당하는 A5~A8의 Decoder2의 AND 연산을 통해 그 메모리를 선택하도록, CS2’단으로 입력하였다. 이런 기준을 가지고 연결을 하면 아래 그림과 같다.
2) 실제 연결
위 기준에 맞게 RAM, ROM, FLASH를 구분 할 수 있었다. DATA bus와, RD, WR, Address는 생략하였다. 또한, 각 DEV에 들어가는 Address는 DEV 메모리 사이즈 마다 다르게 들어간다.

참고자료

· Computer Architecture, Mano, 3ed, 2007년