전자공학실험1 - OP AMP의 기본특성 실험

소개

OP AMP의 기본적인 특성에 대한 실험 (예비,결과) 레포트입니다.
- OP-AMPLIFIER 기본 특성
- OP-AMPLIFIER 기본 회로

목차

1) 실제의 OP-AMP의 입력 offset 전압, 입력 바이어스 전류, 입력 오프셋 전류, 입력 임피던스, Slew Rate, 증폭기 이득과 대역폭에 대하여 설명하고, 이상적인 OP-AMP에 비하여 이러한 요소들의 영향이 어떠한지를 조사하시오.

2) OP-AMP의 offset 전압을 보상하는 방법에 대하여 기술하시오.

3) 위의 1번 실험에 대하여 모의 실험을 하시오.

본문내용

1) 실제의 OP-AMP의 입력 offset 전압, 입력 바이어스 전류, 입력 오프셋 전류, 입력 임피던스, Slew Rate, 증폭기 이득과 대역폭에 대하여 설명하고, 이상적인 OP-AMP에 비하여 이러한 요소들의 영향이 어떠한지를 조사하시오.
입력 offset 전압
연산 증폭기는 직류에서 큰 이득을 갖는 직접 결합 소자이므로, 직류 동작에서 여러 가지 문제들을 일으키기 쉽다. 그 첫 번째 문제는 직류 offset 전압이다. 만일 연산 증폭기의 두 입력 단자를 함께 묶어 접지로 연결한다면, 우리는 어떤 유한한 직류 전압이 연산 증폭기의 출력단에 나타나는 것을 볼 수 있을 것이다. 사실 연산 증폭기가 큰 직류 이득을 갖고 있다면, 그 출력은 플러스 포화 레벨이나 마이너스 포화 레벨 둘 중의 하나에 있을 것이다. 그러므로 적절한 극성과 크기를 갖는 직류 전압 전원을 연산 증폭기의 두 입력 단자 사이에 연결함으로써, 연산 증폭기의 출력을 그것의 이상적인 전압인 0V로 되돌릴 수 있을 것이다. 이는 이 외부 전원이 연산 증폭기의 입력 offset 전압을 상쇄시켰다는 것을 의미한다. 따라서 입력 offset 전압은 외부에서 인가한 전압과 크기는 같고 극성은 반대여야 할 것이다. 입력 offset 전압은 연산 증폭기 내부에 있는 차동 입력단에서 불가피하게 나타나는 제조 공정상의 부정합의 결과로 발생한다. 이 입력 offset 전압이 발생하게 되어 ideal 한 연산 증폭기와는 다르게 오차가 발생하게 된다. 즉 이 offset 전압이 발생하게 되면 이 약간의 전압 또한 증폭이 되어 (ideal한 상태에서는 0임) 오차를 만드는 것이다.

입력 바이어스 전류와 입력 offset 전류
연산 증폭기에서 만나는 다른 직류 문제가 다음 그림에 나타나 있다. 연산 증폭기가 동작하기 위해서는 그것의 두 입력 단자가 입력 바이어스 전류 라고 불리는 직류 전류로 공급되어야 한다. 다음 그림에는 이들 두 전류가 두 입력 단자에 연결된 두 개의 전류 전원 과 로 표시되어 있다.

참고자료

· Microelecronic Circuits 5th Edition.(Sedra/Smith)
· 전자회로 제 5판 김봉열, 임제탁, 이명호 공역 (Robert boylestad, Louis Nashelsky)