HEVC 인코더 용 SAO 필터에 대한 저면적 하드웨어 구조 (Low-area Hardware Architecture for SAO Filter in HEVC Encoder)

서지정보

· 발행기관 : 대한전자공학회
· 수록지 정보 : 전자공학회논문지 / 54권 / 12호 / 66 ~ 73페이지
· 저자명 : 김진산, 조경순

초록

본 논문은 4K-UHD 영상을 실시간으로 처리하는 저면적 SAO 필터 회로 구조를 제안한다. SAO 필터는 HEVC에서 새롭게 적용한 인루프 필터로서 양자화 에러로 인한 링잉 현상을 제거하고 원본화소와 복원화소 간의 왜곡을 감소시켜 영상의 화질 및 부호화 효율을 향상시킨다. SAO 필터는 CTU 내 모든 화소에 대해서 분류 및 누적 연산을 수행하기 때문에 초고해상도 영상을 지원하려면 많은 연산량과 저장 공간을 필요로 하여 고성능 저면적 회로로 구현하는 것이 중요하다. 제안하는 SAO 필터 회로의 저면적화를 위해 에지오프셋과 밴드오프셋을 모두 처리할 수 있는 통합 구조를 사용하였고, 제곱 연산과 곱셈 연산을 쉬프트 연산과 덧셈 연산으로 대체하였다. 제안하는 회로는 Verilog HDL을 사용하여 RTL로 설계하고, 130nm 표준 셀 라이브러리를 사용하여 게이트 수준으로 합성하였다. 합성된 회로의 면적은 55,759 게이트이며 총 8,220 비트의 싱글포트 SRAM을 사용하였고, 최대 동작 주파수 248MHz에서 4K-UHD급 영상을 초당 45 프레임의 속도로 처리한다.

영어초록

This paper proposes a low-area SAO filter circuit architecture for real-time processing of 4K-UHD video images. The SAO filter is a newly adapted in-loop filter in HEVC. It removes ringing artifacts due to quantization errors, reduces distortions between original and reconstructed pixels, and improves image quality and coding efficiency. Since the SAO filter performs classification and accumulation operations on all pixels in a CTU, it requires a large amount of computation and storage space to support UHD images. Therefore, it is important to implement the SAO filter into a high-performance and low-area hardware circuit. In order to achieve low area, the proposed SAO filter circuit uses unified architecture to process both of edge and band offsets. In addition, square and multiplication operations are replaced by shift and addition operations. The proposed circuit was described at RTL using Verilog HDL and synthesized using 130nm standard cell library. The synthesized gate-level circuit consists of 55,759 gates and a total of 8,220-bit single-port SRAMs. It processes 45 frames per second for 4K-UHD images at the maximum operation frequency of 248MHz.

참고자료

· 없음