고속 FHD 이미지 스티칭을 위한 실시간 Mapping 회로 설계 (Design of Real-time Mapping Circuit for High-speed FHD Image Stitching)

서지정보

· 발행기관 : 대한전자공학회
· 수록지 정보 : 전자공학회논문지 / 61권 / 12호 / 42 ~ 51페이지
· 저자명 : 이효연, 조경순

초록

자율주행 자동차 분야에서 넓은 시야각 확보, 상황 인식 및 객체 추적을 위해 실시간 이미지 스티칭의 필요성이 점점 증가하고 있다. 이미지 스티칭 알고리즘은 특징점을 기반으로 호모그래피를 구하는 부분과 Mapping을 통해 이미지를 잇는 부분으로 구성된다. 본 논문에서는 자율주행 차량과 같이 카메라가 고정되어 있는 경우를 고려한 효율적인 이미지 스티칭 시스템을 제안한다. 캘리브레이션 역할을 하는 전처리 부분은 C 언어 프로그램으로 구현하여 호모그래피를 추출하고, 이를 입력으로 동작하는 회로는 2장의 FHD 이미지를 실시간으로 Mapping한다. 또한 이미지 접합의 정확도 측면과 구현된 회로의 면적-성능 특성을 고려하여 두 종류의 회로를 제안한다. 첫 번째는 호모그래피를 기반으로 Mapping을 수행하는 회로로서 이미지 접합의 정확도가 높다는 장점이 있고, 두 번째는 호모그래피를 단순화한 어파인을 기반으로 Mapping을 수행하는 회로로서 면적이 작고 동작 속도가 빠르다는 장점이 있다. 65nm 표준 셀 라이브러리를 사용하여 합성한 결과, 호모그래피를 사용한 회로는 130,993 게이트로 0.142 GPPS, 어파인을 사용한 회로는 39,091 게이트로 0.5 GPPS의 처리 속도를 보임으로써 두 회로 모두 FHD 이미지를 실시간으로 처리하는데 필요한 목표 성능인 0.12 GPPS 이상을 만족한다.

영어초록

There is a growing need for image stitching in the field of autonomous vehicles to ensure a wide field of view, situational awareness and object tracking. An image stitching algorithm consists of two parts: obtaining a homography based on feature points and matching the images through the mapping process. This paper proposes an efficient image stitching system to consider the case that the position of cameras are fixed such as in autonomous vehicles. The preprocessing part with role of calibration, implemented in a C language program, extracts the homography. The circuit accepts the extracted homography as inputs and performs the mapping process for two FHD images in real time. In addition, we propose two kinds of circuit considering the accuracy of image stitching and the area-performance characteristics of the implemented circuit. The first one performs the mapping process based on the homography, exhibiting higher accuracy of image stitching. The second one performs the mapping process based on the affine obtained by simplifying the homography, showing higher speed with smaller area. Synthesised using a 65nm standard cell library, the proposed mapping circuits based on the homography and affine show the throughputs of 0.142 GPPS with 130,993 gates and 0.5 GPPS with 39,091 gates, respectively, which meets the target performance of 0.12 GPPS required for real-time processing of FHD images.

참고자료

· 없음