General CPU design 1 - VHDL code & RTL viewer

소개

General CPU design 1을 vhdl 코드로 작성하고 결과를 rtl viewer로 함께 본 레포트 입니다.
하단의 실습 지침에 맞게 코드를 설계하고 컴파일한 결과를 작성한 레포트 입니다.

[실습 지침]
주어진 VHDL code들을 사용해서 EC-1 microprocessor를 구현하고 “RTL viewer”와 “RTL simulation” 기능을 이용해서 구현된 결과를 분석하라.
You have to only perform “RTL simulation” since it is much easier for verification. (SDO 파일 없이, “gate_work” 대신 “work” library에서 entity load)
Use the Countdown program in “program.mif” & Verify with simulation the following algorithms.

* 주어진 코드는 피피티 내부에 함께 있습니다.

목차

없음

본문내용

Lab 09
.주어진 VHDL code들을 사용해서 EC-1 microprocessor를 구현하고 “RTL viewer”와 “RTL simulation” 기능을 이용해서 구현된 결과를 분석하라.
-You have to only perform “RTL simulation” since it is much easier for verification. (SDO 파일 없이, “gate_work” 대신 “work” library에서 entity load)
-Use the Countdown program in “program.mif” & Verify with simulation the following algorithms.

Report format
-Result
.RTL view capture & explanation.
.Simulation capture & detailed explanation. Does it behave as the program was intended?
.etc.
-Discussion
.the problems met during simulation & verification
.how they have been solved
.the problems remained unsolved

참고자료

· 없음