총 257개
-
전기전자공학실험-29&30.선형 연산 증폭기 회로 및 능동 필터 회로2025.04.301. 선형 연산 증폭기 회로 연산 증폭기는 반전 입력단자와 비반전 입력단자를 가진 이득이 매우 큰 증폭기이다. 이 증폭기는 외부에 저항을 추가하여 연산증폭기 자체의 이득보다는 훨씬 작지만 외부 저항 만에 의해 결정되는 이득이 정확한 증폭기를 만들 수 있다. 또, 각 입력신호마다 원하는 크기의 전압이득을 갖도록 하면서 이들을 합하는 회로를 만들 수도 있다. 2. 능동 필터 회로 연산 증폭기를 사용하여 저역통과, 고역통과 또는 대역통과 필터로 동작하는 능동필터회로를 제작할 수 있다. 필터동작은 주파수의 함수로 필터의 출력이 감쇄되는 것...2025.04.30
-
A+ 정보통신실험 3주차 예비보고서 - 푸스풀 전력 증폭 회로2025.01.061. 전력 증폭기 전력 증폭기는 스피커를 통해 소리로 변환시키기 위한 전기에너지를 증폭하는 회로입니다. 전력 증폭기의 주요 특징은 부하에 요구되는 전력을 공급하고, 진폭이 큰 신호를 증폭하며, 선형성이 중요하다는 것입니다. 전력 증폭기는 소신호 증폭기와 다른 바이어스 방법을 적용합니다. 2. 증폭기 분류 증폭기는 트랜지스터의 동작점(바이어스 전압전류)에 따라 A급, B급, AB급, C급으로 분류됩니다. A급 증폭기는 선형성이 높지만 효율이 낮고, B급 증폭기는 효율이 높지만 왜곡이 심합니다. AB급 증폭기는 A급과 B급의 중간 특성...2025.01.06
-
A+ 전자회로설계실습_Common Emitter Amplifier 설계2025.01.211. Common Emitter Amplifier 설계 이 프레젠테이션에서는 Rsig = 50 Ω, RL = 5 kΩ, VCC = 12 V인 경우, β=100인 NPN BJT를 사용하여 Rin이 kΩ단위이고 amplifier gain(υo/υin)이 –100 V/V인 emitter 저항을 사용한 Common Emitter Amplifier를 설계, 구현, 측정, 평가하는 내용을 다루고 있습니다. 설계 과정에서 Early effect를 무시하고 이론부의 overall voltage gain(υo/υsig) Gv에 대한 식을 사용하여 ...2025.01.21
-
예비보고서6 구매 시 절대 후회 없음(A+자료)2025.05.141. Common Emitter Amplifier 설계 이 보고서에서는 Common Emitter Amplifier 회로를 설계하고 분석하는 과정을 다루고 있습니다. 주요 내용으로는 회로 파라미터 계산, 증폭기 이득 분석, 바이어스 전압 및 전류 설계, 비선형 왜곡 분석 등이 포함되어 있습니다. 1. Common Emitter Amplifier 설계 Common Emitter Amplifier는 가장 기본적인 트랜지스터 증폭기 회로 중 하나입니다. 이 증폭기는 입력 신호를 증폭하여 출력 신호를 생성하는 역할을 합니다. 설계 시 고려...2025.05.14
-
공통 소오스 증폭기의 특성 분석2025.01.021. MOSFET 소신호 등가회로 MOSFET의 소신호 등가회로는 트랜지스터의 내부 동작 특성을 전류원, 저항 등으로 모델화한 것입니다. 하이브리드 모델과 T모델이 대표적이며, 이를 통해 MOSFET의 트랜스컨덕턴스와 출력 저항 등의 특성을 분석할 수 있습니다. 2. 공통 소오스 증폭기의 특성 공통 소오스 증폭기는 MOSFET을 이용한 선형 증폭기 회로입니다. MOSFET이 포화 영역에서 동작할 때 입력 전압과 드레인 전류 사이에 제곱의 법칙이 성립하므로 비선형적인 특성을 보입니다. 이를 선형화하기 위해 DC 바이어스 전압과 소신호...2025.01.02
-
전자회로설계 및 실습6_설계 실습6. Common Emitter Amplifier 설계_예비보고서2025.01.221. Common Emitter Amplifier 설계 Rsig = 1 Ω, RL = 2 kΩ, VCC = 12 V인 경우, β = 100인 NPN BJT를 사용하여 Rin이 kΩ단위이고 amplifier gain(Av)이 -100 V/V인 emitter 저항사용한 Common Emitter Amplifier를 설계, 구현, 측정, 평가한다. 설계 과정에서 Early effect를 무시하고 이론부의 overall voltage gain Gv 식을 사용하여 RC를 결정하고, Rin, IC, IB, IE, VC, VE, VB, RE, ...2025.01.22
-
중앙대학교 전자회로 설계실습 예비보고서 6. Common Emitter Amplifier 설계2025.04.291. Common Emitter Amplifier 설계 이 보고서는 50 Ω, Rc = 5 kΩ, Vcc = 12 V인 경우, β=100인 NPN BJT를 사용하여 Ic가 kΩ단위이고 amplifier gain(Vout/Vin)이 –100 V/V인 emitter 저항을 사용한 Common Emitter Amplifier를 설계, 구현, 측정, 평가하는 내용을 다루고 있습니다. 설계 과정에서 Early effect 무시, 최대전력 전달을 위한 부하저항 결정, 증폭기 이득 계산, 바이어스 전압 및 저항 값 도출 등의 내용이 포함되어 있...2025.04.29
-
전기전자공학실험-BJT의 고정 및 전압분배기 바이어스2025.04.301. 쌍극성 트랜지스터(BJT) 쌍극성 트랜지스터(BJT)는 차단, 포화, 선형 세 가지 모드에서 동작한다. 각 모드에서 트랜지스터의 물리적 특성과 외부에 연결된 회로에 의해서 트랜지스터의 동작점이 유일하게 결정된다. 차단 모드에서 트랜지스터는 거의 개방 스위치로 동작하며 이미터에서 컬렉터로 작은 양의 역방향 전류만이 존재한다. 포화 모드에서는 컬렉터에서 이미터로 최대 전류가 흐르며, 단란 스위치와 유사하게 동작한다. 흐르는 전류량은 트랜지스터에 연결된 외부 회로에 의해서 제한된다. 이들 두 동작 모드가 디지털 회로에 사용된다. 최...2025.04.30
-
서강대학교 22년도 전자회로실험 10주차 결과레포트2025.01.131. MOSFET 소스 팔로워 소스 팔로어의 이론적인 전압이득은 1/gm이 작은 값이기에, 거의 1에 가까운 이득을 보인다. 바이어스가 포함된 소스 팔로어의 경우도, 소신호 등가회로를 이용해 전압이득을 계산할 수 있다. 실험 결과, 소스 팔로어의 전압이득을 측정해본 결과, 0.93이 나왔고, 이론값과 3.9%의 오차만 있어 소스 팔로어로서 잘 동작하고 있다고 할 수 있다. 2. 1단 증폭기 1단 증폭기는 등가회로로 생각할 수 있고, 이때 전압이득은 쉽게 구할 수 있다. 실험 결과, 1단 증폭기의 전압이득은 이론값 3.955와 측정값...2025.01.13
-
전자회로실험 과탑 A+ 결과 보고서 (실험 20 차동 증폭기 기초 실험)2025.01.291. 정전류원 회로 정전류원 회로는 일정한 전류를 제공하는 회로로, 주로 전류 제어 및 안정적인 전류 공급이 요구되는 응용에서 사용된다. 이 회로는 MOSFET의 전류 제어 특성과 전류 거울 원리를 사용하여 기준 전류를 설정하고, 이를 기반으로 일정한 부하 전류를 제공한다. 2. 차동 증폭기 회로 차동 증폭기는 두 입력 신호의 차이를 증폭하는 회로로, 높은 입력 저항과 낮은 출력 저항을 가지며 잡음 제거와 신호 증폭에서 중요한 역할을 한다. 이 회로는 입력 신호의 차이를 증폭하고 공통 모드 신호를 억제하여 신호 품질을 향상시킨다. ...2025.01.29
1 / 26
