총 16개
-
전자회로실험 A+ 6주차 결과보고서(BJT Operations-Large/Small signal Operation)2025.05.101. BJT 회로의 Large/Small signal 분석 이 실험에서는 BJT 회로의 Large signal과 Small signal 분석 방법을 익히고, 실험을 통해 BJT의 VCE-IC 특성곡선을 측정하고 Small-signal 모델 파라미터를 계산하였다. 또한 Small-signal 이득을 측정하고 이론값과 비교하였다. 실험 결과, BJT 회로에서 Early 효과로 인해 VCE가 증가함에 따라 IC가 조금씩 증가하는 것을 확인하였다. 또한 Small-signal 모델에서 계산한 이득과 실험으로 측정한 이득을 비교하여 바이어스...2025.05.10
-
BJT 바이어스 회로 설계2025.04.301. 컬렉터 귀환 바이어스 회로 컬렉터 귀환 바이어스 회로는 베이스 저항을 전압원에 직접 연결하지 않고 컬렉터로 피드백을 시킨 구조입니다. 이를 통해 베이스 전압에 대한 영향을 줄여 매우 안정된 동작점을 얻을 수 있습니다. 이미터 전류가 증가하면 컬렉터 전압이 증가하고 베이스 전류가 감소하며, 베이스 전류가 증가하면 안정도가 감소하게 됩니다. 2. 이미터 바이어스 회로 이미터 바이어스 회로는 양과 음의 두 전압원을 이용하여 트랜지스터가 활성 영역에 동작하도록 하는 방법입니다. 이미터 바이어스 회로는 이미터에 저항을 사용하기 때문에 ...2025.04.30
-
JFET와 증폭기 실험 예비레포트2025.11.181. JFET의 동작원리 및 특성 JFET(접합형 전계효과 트랜지스터)는 Gate, Source, Drain 3단자를 가진 전압제어 소자로, 한 가지 형태의 Carrier에 의해 동작한다. N채널 JFET의 경우 Channel은 N형 반도체이고 양쪽에 P형 반도체인 Gate가 반도체 접합을 이룬다. Gate에 역바이어스를 인가하면 게이트 폭이 넓어지고 채널 폭이 줄어들어 드레인 전류를 제어할 수 있다. 역바이어스가 충분히 크면 채널이 없어져 드레인 전류가 흐르지 않는다. BJT와 달리 JFET은 게이트 전류가 흐르지 않아 높은 입력...2025.11.18
-
MOSFET 바이어싱 및 공통소스 증폭기 실험2025.11.161. MOSFET 바이어싱 MOSFET을 증폭기로 동작시키기 위해 적절한 DC 바이어스를 인가하여 동작점을 결정한다. 동작점은 증폭기의 전압 이득과 스윙을 결정하는 중요한 역할을 한다. 실험에서는 2N7000 MOSFET의 파라미터(gm, kn, Vth)를 추정하고, 다양한 Vdd 조건에서 드레인 전류 iD를 측정하여 바이어싱 특성을 분석한다. 2. 소신호 모델 소신호가 충분히 작아 vgs와 iD의 관계가 선형적일 때, 이들의 관계는 접선의 기울기 gm으로 나타낼 수 있다. 채널 변조 효과를 포함한 NMOSFET의 소신호 모델을 사...2025.11.16
-
공통 에미터 트랜지스터 증폭기 실험2025.11.161. 공통 에미터 증폭기 회로 공통 에미터 증폭기는 높은 전압 이득을 제공하는 회로로, 입력 임피던스는 공통 베이스보다 크고 공통 콜렉터보다 작으며, 출력 임피던스는 공통 콜렉터보다 크고 공통 베이스보다 작다. 따라서 다른 증폭기들에 비해 중간 특성을 가지고 있으며, 일반적으로 10~100의 전압 이득을 제공한다. 2. 전압 이득 및 임피던스 계산 직류 바이어스에서 임피던스는 re = 26(mV)/IEQ(mA)로 구하고, 교류 전압 이득은 Av = -RC/(RE+re)로 계산된다. 주파수가 높을 경우 리액턴스가 0이 되어 RE=0이...2025.11.16
-
전자회로실험2 복합구조 - BJT와 JFET 다중증폭단2025.11.171. BJT와 JFET의 기본동작원리 BJT는 전류로 전류를 제어하는 쌍극성 소자로 자유전자와 정공이 모두 전도에 참여하며, NPN과 PNP 구조가 있다. JFET는 전압(전계)으로 전류를 제어하는 단극성 소자로 N채널과 P채널이 있다. BJT는 Base/Emitter/Collector 단자를 가지고 JFET는 Gate/Source/Drain 단자를 가진다. 두 소자 모두 빠른 스피드, 큰 전류용량, 높은 입력임피던스, 낮은 온도민감도의 장점을 가진다. 2. 교류결합 다중증폭단 시스템 높은 주파수 신호 증폭에 사용되며, 증폭단 간에...2025.11.17
-
JFET 특성 및 바이어스 회로 실험2025.11.161. JFET(접합 전계효과 트랜지스터)의 구조 및 동작원리 JFET는 P형 반도체 중간에 N형 반도체로 둘러싼 단극 소자로, Channel, Gate, Drain, Source로 구성된다. N채널의 경우 Drain에 높은 양의 전압을, Gate에 낮은 전압을 공급하면 Depletion 영역이 형성되어 Gate-Source 전압에 의해 채널 크기가 조절되고, 이를 통해 Drain에서 Source로 흐르는 전류량을 제어할 수 있다. BJT와 달리 매우 높은 입력저항을 가지며 게이트-소스 간 전압으로 전류 흐름을 제어한다. 2. Sho...2025.11.16
-
공통 베이스 및 이미터 팔로워 트랜지스터 증폭기2025.11.171. 공통 베이스(CB) 트랜지스터 증폭기 공통 베이스 트랜지스터 증폭기는 주로 고주파 응용에 사용되며 작은 입력 임피던스와 중간 정도의 출력 임피던스를 가진다. 이 회로는 큰 전압 이득을 제공하며, 교류 입력 임피던스는 베이스 단자가 접지될 때 계산되고, 교류 출력 임피던스도 특정 식으로 결정된다. 실험에서는 직류 바이어스, 교류 전압 이득, 입력 및 출력 임피던스를 측정하고 이론값과 비교하여 회로의 특성을 분석한다. 2. 이미터 팔로워(EF) 또는 공통 컬렉터(CC) 증폭기 이미터 팔로워 회로는 주로 임피던스 정합에 사용되며 전...2025.11.17
-
MOSFET CS Amplifier 실험 보고서2025.11.181. MOSFET CS Amplifier 회로 MOSFET을 이용한 Common Source 증폭기는 Saturation mode에서 동작하며, 드레인 전류가 게이트 전압에 의해 제어된다. CS Amplifier의 AC 등가회로에서 출력 전압은 v_o = -g_m v_gs(r_o||R_D)로 표현되며, 전압이득은 A_V = -g_m(r_o||R_D)(R_i/(R_i+R_Si))이다. 주파수가 증가할수록 커패시터의 임피던스가 감소하여 전압이득이 이론값에 가까워진다. 2. MOSFET 바이어스 및 동작 원리 MOSFET은 드레인 전류가...2025.11.18
-
공통 이미터 증폭기 및 주파수 특성 실험 결과보고서2025.11.181. 공통 이미터 증폭기 (Common Emitter Amplifier) 공통 이미터 증폭기는 BJT 트랜지스터를 이용한 기본 증폭 회로로, 입력 신호는 베이스-에미터 접합으로 주입되고 출력은 콜렉터-에미터 접합에서 취합니다. 이 회로는 입력과 출력 신호 사이에 180도의 위상 차이를 가지며, 직류 바이어스 회로를 통해 트랜지스터의 동작점을 설정합니다. 실험에서는 전압 분배 바이어스 방식을 사용하여 각 단자의 전압과 전류를 측정하고, 베타값과 임피던스를 계산하여 회로의 특성을 분석했습니다. 2. 전압이득 및 임피던스 특성 전압이득은...2025.11.18
1 / 2
