총 159개
-
디지털집적회로설계 XOR 게이트 레이아웃 설계 및 시뮬레이션2025.11.151. Full CMOS XOR GATE 설계 트랜지스터 레벨에서 CMOS XOR 게이트를 직접 구현한 방식으로, 4개의 PMOS와 4개의 NMOS를 중앙 논리 부분에 사용하고 4개의 인버터를 포함하여 총 12개의 트랜지스터로 구현되었다. Mobility 비율 μn/μp = 2를 만족시키기 위해 wp = 2wn으로 설정하여 pull-up 네트워크의 PMOS 폭을 pull-down 네트워크의 NMOS 폭의 두 배로 디자인했다. 가로 11.46 μm, 세로 12.12 μm의 크기로 면적은 138.90 (μm)²이다. 2. Subcell ...2025.11.15
-
다음 진리표에서 출력 F를 표준형 SOP와 표준형 POS로 표현하고, SOP형으로 간략화한 불대수식으로 표현해보자2025.01.181. 진리표 진리표는 논리 회로의 동작을 표현하는 방법 중 하나로, 입력 변수의 모든 조합에 대한 출력 값을 나타낸다. 이 문제에서는 주어진 진리표의 출력 F를 표준형 SOP(Sum of Products)와 표준형 POS(Product of Sums)로 표현하고, SOP 형태로 간략화한 불대수식으로 나타내는 것이 요구되고 있다. 2. SOP(Sum of Products) SOP 형식은 논리 함수를 곱항의 합으로 표현하는 방식이다. 각 곱항은 입력 변수의 값을 AND 연산한 것이며, 이러한 곱항들을 OR 연산하여 전체 논리 함수를 나...2025.01.18
-
디지털회로실험: 기본논리함수와 RS래치2025.11.151. XOR 게이트 등가회로 74LS04, 74LS08, 74LS32 칩을 사용하여 XOR 게이트 등가회로를 구성하는 실험이다. XOR 게이트는 두 개의 입력이 서로 다를 때만 출력이 1이 되는 논리회로이며, 신호 1은 5V 전압, 신호 0은 접지를 의미한다. 오실로스코프로 출력값을 확인할 수 있으며, 신호 1일 때 그래프가 5V 위치로 평행이동한다. 게이트 칩의 데이터시트 확인과 GND, Vcc 연결이 중요하다. 2. RS 래치(RS-Latch) NAND 게이트로 구성한 RS 래치의 동작원리를 다루는 실험이다. R=1, S=0일 ...2025.11.15
-
전기전자기초실험2 5주차 트랜지스터1(예비+결과레포트)2025.01.241. 트랜지스터의 종류 트랜지스터에는 BJT(Bipolar Junction Transistor)와 FET(Field Effect Transistor)가 있습니다. BJT는 전류 제어 방식으로 작동하며 NPN과 PNP 두 가지 유형이 있습니다. FET는 전압으로 제어되며 JFET(Junction FET)와 MOSFET(Metal-Oxide-Semiconductor FET) 등이 있습니다. MOSFET은 전력 제어에 유리하고 빠른 스위칭 속도로 다양한 전자기기에 활용됩니다. 2. NPN 트랜지스터와 PNP 트랜지스터의 차이 NPN 트랜...2025.01.24
-
디지털논리회로 2장 연습문제 풀이2025.11.131. 디지털논리회로 디지털 시스템의 기본을 이루는 논리회로에 대한 학습 자료입니다. 이진 신호를 처리하는 논리 게이트와 이들의 조합으로 구성된 회로의 동작 원리를 다룹니다. 디지털 전자공학의 핵심 개념으로 컴퓨터와 각종 디지털 기기의 설계 기초가 됩니다. 2. 논리 게이트 및 부울 대수 AND, OR, NOT 등의 기본 논리 게이트와 이들의 조합으로 이루어진 복합 논리 회로를 분석합니다. 부울 대수를 이용하여 논리식을 단순화하고 회로를 최적화하는 방법을 학습합니다. 3. 조합논리회로 입력 신호의 현재 상태에만 의존하여 출력이 결정되...2025.11.13
-
디지털집적회로설계 13주차 실습 - 게이트 회로 분석2025.11.161. OR GATE 지연 및 전력 측정 MAGIC에서 추출한 OR GATE의 특성을 SPICE 시뮬레이션으로 분석했다. tpdr(상승 지연)은 199.6ns, tpdf(하강 지연)은 199.8ns로 측정되었으며, 평균 전파 지연(tpd)은 199.7ns이다. 출력 신호의 상승 시간(trise)은 0.485ns, 하강 시간(tfall)은 0.300ns로 측정되었다. 입력 신호는 AND 게이트와 동일하게 적용되었으며, 시뮬레이션 결과 OR GATE가 제대로 구현되었음을 확인했다. 2. XOR GATE 지연 및 전력 측정 XOR GATE...2025.11.16
-
[A+, 에리카] 2021-1학기 논리설계및실험 Half Adder, Full Adder 실험결과보고서2025.05.011. 아날로그와 디지털의 차이 아날로그는 연속적인 값이지만 디지털은 불연속적인 값이다. 따라서 디지털은 아날로그에 비해 장점이 많다. 특히 논리적이고, 계산이 가능한 쉬운 모델로 설계가 용이하기에 아날로그보다 디지털을 이용하여 대부분의 설계가 이루어짐을 알 수 있다. 2. 논리회로의 종류 논리회로에는 논리 게이트를 이용하여 구성된 논리회로, 오로지 입력에 의해서만 출력이 결정되며 따로 메모리를 갖고 있지 않은 조합논리회로, 입력과 현재의 상태에 의해 출력이 결정되며 메모리에 회로의 상태를 저장하는 순차논리회로가 있다. 3. 최소항 ...2025.05.01
-
아날로그 및 디지털 회로 설계실습 예비보고서 11주차2025.01.171. 조합논리회로 설계 이 실습에서는 조합논리회로의 설계 방법을 이해하고, 조합논리회로의 한 예로 가산기 회로를 설계하는 것을 목적으로 합니다. 전가산기의 진리표를 작성하고, Karnaugh 맵을 이용하여 간소화된 불리언 식을 구합니다. 이를 바탕으로 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계하며, XOR 게이트를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계합니다. 마지막으로 1-bit 가산기 회로를 이용하여 2-bit 가산기 회로를 구성합니다. 1. 조합논리회로 설계...2025.01.17
-
컴퓨터구조 - 메모리 맵, 논리회로, 부울대수2025.04.281. 메모리 맵 컴퓨터 구조에서 메모리 맵은 메모리 주소 공간을 나타내는 개념입니다. 이를 통해 RAM 또는 ROM과 같은 메모리 장치의 주소를 표현할 수 있습니다. 메모리 맵은 주소 버스를 통해 표현되며, 이를 이용하여 메모리 장치에 접근할 수 있습니다. 2. 논리회로 논리회로는 논리 게이트를 사용하여 입력 신호를 처리하고 출력을 생성하는 전자 회로입니다. 이를 통해 2입력 논리식, 논리 게이트, 부울 대수 등을 표현할 수 있습니다. 논리회로는 컴퓨터 구조의 기본 구성 요소 중 하나입니다. 3. 부울 대수 부울 대수는 참/거짓 값...2025.04.28
-
전기및디지털회로실험 실험2 결과보고서2025.01.121. 논리게이트 실험 이번 실험에서는 논리게이트 실험을 통해 논리회로를 브레드보드에 결선함으로써 부울대수와 그에 대한 진리표를 확인하고, IC의 특성과 사용방법에 대해 알 수 있었다. 다만 실험 이전에 사전지식에 대한 이해부족과 구체적인 실험계획 미비로 이번 실험은 많은 부분에서 실패했다. 우선 IC를 브래드보드에 삽입한 후 전원선과 접지선을 연결하니 아무것도 연결하지 않은 상태에서 LED가 점등되는 것을 볼 수 있었다. 이를 통해 플로팅 현상을 직접 확인할 수 있었다. 디지털 회로에서는 반드시 0 또는 1의 신호가 입력되어야 하는...2025.01.12
8 / 16
