총 1,050개
-
전자회로실험 과탑 A+ 결과 보고서 (실험 23 연산 증폭기 응용 회로 1)2025.01.291. 비반전 증폭기 비반전 증폭기는 연산 증폭기의 비반전 단자에 입력 신호를 연결하여 신호를 증폭하는 회로다. 이 회로에서 입력 신호가 비반전(+) 단자로 들어가기 때문에, 출력 신호는 입력 신호와 동일한 위상을 가지며, 반전되지 않는다. 이득은 피드백 저항과 입력 저항의 비율로 결정되며, 로 계산된다. 이를 통해 원하는 이득을 설정할 수 있고, 높은 입력 임피던스와 낮은 출력 임피던스를 가지는 특성이 있어 신호 처리에 유리하다. 2. 반전 증폭기 반전 증폭기는 연산 증폭기의 반전(-) 단자에 입력 신호를 연결하여 신호를 증폭하는 ...2025.01.29
-
전기회로1 5장 연산증폭기 회로 분석2025.11.151. 연산증폭기(Op-Amp) 기본 특성 연산증폭기는 높은 입력 임피던스(105~10MΩ), 낮은 출력 임피던스(10~100Ω)를 가지는 소자입니다. 이상적인 연산증폭기는 무한한 이득과 대역폭을 가지며, 입력 임피던스는 무한대, 출력 임피던스는 0에 가깝습니다. 연산증폭기의 출력 전압은 입력 전압의 차이에 비례하며, 피드백 저항을 통해 이득을 제어할 수 있습니다. 2. 반전 증폭기(Inverting Amplifier) 반전 증폭기는 입력 신호를 반전시키고 증폭하는 회로입니다. 출력 전압은 V0 = -(Rf/Ri)×Vi로 표현되며, ...2025.11.15
-
중앙대학교 전자회로설계실습 피드백 증폭기 (Feedback Amplifier)2025.05.101. Series-Shunt 피드백 회로 설계 전자회로 설계 및 실습 예비보고서에서 Series-Shunt 피드백 회로를 설계하였습니다. 전원 전압원을 12V로 고정하고 입력저항 및 부하저항을 1kΩ, 피드백 저항을 계산하여 설정하였습니다. 입력 전압을 0V에서 6V까지 변화시키며 출력 전압의 변화를 관찰하였고, 입력 저항과 부하 저항을 변경하여 추가 시뮬레이션을 진행하였습니다. 이를 통해 피드백 회로의 특성을 분석하였습니다. 2. Series-Shunt 피드백 회로 설계 (LED 구동) Series-Shunt 피드백 회로를 활용하...2025.05.10
-
전자회로설계실습 6번 예비보고서2025.01.201. Common Emitter Amplifier 설계 이 문서는 NPN BJT를 사용하여 emitter 저항이 있는 Common Emitter Amplifier를 설계, 구현, 측정, 평가하는 내용을 다루고 있습니다. 주요 내용으로는 부하저항 결정, 바이어스 전압 계산, 입력저항 산출, PSPICE 시뮬레이션 결과 분석, 측정 및 특성 분석 등이 포함되어 있습니다. 2. Emitter 저항을 사용한 Common Emitter Amplifier 설계 이 문서에서는 emitter 저항을 사용한 Common Emitter Amplifi...2025.01.20
-
클리핑과 클램핑회로 결과 레포트2025.01.281. 클리핑 회로 클리핑 회로는 인가된 교류 신호의 일부를 자르는 회로로, 저항과 다이오드의 조합으로 구성됩니다. 입력 신호가 구형파인 경우 쉽게 해석할 수 있지만, 정현파나 삼각파인 경우 입력 신호가 계속 변하므로 기본적으로 어떤 순간의 값과 직류 전원 전압의 관계에 따라 출력을 결정합니다. 2. 클램핑 회로 클램핑 회로는 입력 파형의 첨두값을 바꾸지 않고 특정 직류 전압 값만큼 이동시키는 회로입니다. 회로에 다이오드, 저항, 커패시터가 포함되어 있으며, 이동할 직류 전압 값을 조정하기 위해 별도의 직류 전원이 필요합니다. 커패시...2025.01.28
-
Digital-to-Analog Converter (DAC) 실험 결과보고서2025.11.161. Summing Resistor를 이용한 DAC 구성 Op amp와 summing resistor를 통해 4-bit DAC를 구성하는 방식입니다. 반전 입력에 연결된 입력 신호는 시간이 지날수록 출력값이 감소합니다. 16진계수기를 입력에 연결하여 8kΩ(A), 4kΩ(B), 2kΩ(C), 1kΩ(D)의 저항값을 사용하면 계단 형태의 출력 파형이 나타납니다. 출력 파형의 진폭이 입력 파형의 약 2배로 나타나며, 이는 회로의 저항값 계산으로 확인할 수 있습니다. 2. Binary Ladder를 이용한 DAC 구성 Op amp와 bi...2025.11.16
-
전자회로실험 과탑 A+ 결과 보고서 (실험 20 차동 증폭기 기초 실험)2025.01.291. 정전류원 회로 정전류원 회로는 일정한 전류를 제공하는 회로로, 주로 전류 제어 및 안정적인 전류 공급이 요구되는 응용에서 사용된다. 이 회로는 MOSFET의 전류 제어 특성과 전류 거울 원리를 사용하여 기준 전류를 설정하고, 이를 기반으로 일정한 부하 전류를 제공한다. 2. 차동 증폭기 회로 차동 증폭기는 두 입력 신호의 차이를 증폭하는 회로로, 높은 입력 저항과 낮은 출력 저항을 가지며 잡음 제거와 신호 증폭에서 중요한 역할을 한다. 이 회로는 입력 신호의 차이를 증폭하고 공통 모드 신호를 억제하여 신호 품질을 향상시킨다. ...2025.01.29
-
전기회로설계실습 실습2 예비보고서2025.01.201. 건전지의 내부저항 측정 건전지의 내부저항은 매우 작은 값을 가질 것이다. 부하저항을 R_a, 건전지 내부 저항을 R_b라 하면, V_a = {R_a} over {R_a +R_b} V라 할 수 있기 때문에 R_b → 0일수록 부하전압과 실제 전압이 같아져야 한다. 회로는 건전지의 전압을 측정하고, 건전지와 10Ω 저항, 푸쉬 버튼을 직렬로 연결하고, 10Ω 저항에 DMM을 병렬로 연결하여 전압을 측정하고, 이를 이용하여 저항을 구할 수 있다. 2. 부하효과 이해 최대출력전류가 0.01A이므로 출력되는 전압이 급격히 감소할 것이다...2025.01.20
-
전자공학실험 12장 소오스 팔로워 A+ 예비보고서2025.01.131. 소오스 팔로워 증폭기 소오스 팔로워는 출력 임피던스가 작으므로, 작은 부하 저항을 구동하는 데 많이 사용된다. 이 실험에서는 소오스 팔로워의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통해 확인하고자 한다. 소오스 팔로워 회로에서 입력은 게이트 단자에 인가되고, 출력은 소오스 단자에서 감지된다. 드레인 단자가 공통이므로, 공용 드레인 증폭기라고 할 수 있다. 출력 신호가 입력 신호를 따라가기 때문에 소오스 팔로워'라는 용어를 더 많이 사용한다. 또한, 출력 신호의 DC 레벨이 입력 신호의 DC 레벨에서 Vas...2025.01.13
-
실험 08_공통 베이스 증폭기 예비보고서2025.04.271. 공통 베이스 증폭기 공통 베이스 증폭기는 입력 임피던스가 작기 때문에 전류를 잘 받아들이는 특성을 지니고 있다. 이 실험에서는 공통 베이스 증폭기의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통해 확인하고자 한다. 2. 공통 베이스 증폭기의 전압 이득 공통 베이스 증폭기의 전압 이득은 소신호 등가회로를 이용해서 구할 수 있으며, 크기는 공통 이미터 증폭기와 같고, 위상만 반대임을 알 수 있다. 3. 공통 베이스 증폭기의 입력 임피던스 공통 베이스 증폭기의 입력 임피던스는 소신호 등가회로를 이용해서 구할 수 있...2025.04.27
7 / 105
