총 89개
-
RS-Latch 및 D-Latch 실험 결과보고서2025.11.161. RS-Latch RS-Latch는 NOR gate 또는 NAND gate를 사용하여 구성되는 기본적인 메모리 소자입니다. NOR gate로 구성된 RS-Latch는 R(Reset)과 S(Set) 입력에 따라 출력 Q와 Q'의 상태가 결정되며, NAND gate로 구성된 경우 입력 논리가 반전됩니다. Enable 신호를 추가하면 특정 시간에만 입력을 받아들일 수 있습니다. 실험에서 진리표와 타이밍 다이어그램을 통해 각 입력 조합에 따른 출력 변화를 관찰했습니다. 2. D-Latch D-Latch는 NOR gate, AND gat...2025.11.16
-
[예비보고서]중앙대학교 아날로그및디지털회로설계실습 래치와 플립플롭2025.05.101. RS 래치 RS 래치는 NAND 게이트로 구성할 수 있으며, 진리표와 상태도를 통해 동작 원리를 확인할 수 있다. 또한 NAND 게이트를 이용하여 RS 플립플롭도 구성할 수 있다. 2. 플립플롭 플립플롭은 순차식 논리회로의 기본 소자로, 다양한 종류가 있으며 각각의 동작 조건과 특성이 다르다. 이번 실습에서는 NAND 게이트로 구성한 RS 플립플롭의 동작을 확인하였다. 1. RS 래치 RS 래치는 디지털 회로에서 가장 기본적인 메모리 소자 중 하나입니다. 이 래치는 두 개의 NOR 게이트로 구성되어 있으며, 각 게이트의 출력이...2025.05.10
-
A+ 연세대학교 기초아날로그실험 4주차 예비레포트2025.05.101. PN 접합 반도체는 도체와 부도체 사이에 있는 물질로, 주로 실리콘(Si)이나 저마늄(Ge)으로 이루어져 있다. 순수 반도체에는 자유전자가 없어 전기가 잘 통하지 않는데, 이를 해결하기 위해 13족 또는 15족 원소를 섞어 P형 반도체와 N형 반도체를 만든다. P형 반도체는 양공을, N형 반도체는 자유전자를 주요 캐리어로 사용한다. PN 접합을 하면 전자와 양공이 확산되어 전기장이 형성되며, 이 상태를 평형 상태라고 한다. 순방향 바이어스와 역방향 바이어스에 따라 PN 접합의 전류-전압 특성이 달라진다. 2. 다이오드 다이오드...2025.05.10
-
RS-Latch 및 D-Latch 실험 결과보고서2025.11.161. RS-Latch (Reset-Set Latch) RS-Latch는 NOR gate 또는 NAND gate를 사용하여 구성되는 기본 메모리 소자입니다. NOR gate 기반 RS-Latch에서 S가 0이면 Q는 1, R이 0이면 Q는 1이 되며, 입력이 0인 곳의 출력이 항상 1입니다. R과 S가 모두 0일 때는 race condition이 발생하여 불안정한 상태가 됩니다. NAND gate 기반 RS-Latch는 반대의 논리를 가지며, R과 S가 모두 0일 때 race condition으로 출력이 모두 1이 됩니다. 2. En...2025.11.16
-
디지털공학 조합회로설계와 시뮬레이션 연습문제풀이2025.11.131. 조합회로설계 디지털공학에서 조합회로는 입력신호의 조합에 따라 출력이 결정되는 회로로, 메모리 요소가 없고 현재의 입력값만으로 출력이 결정된다. 조합회로설계는 논리게이트를 이용하여 특정 기능을 수행하는 회로를 설계하는 과정으로, 진리표 작성, 부울대수 간소화, 논리도 구현 등의 단계를 포함한다. 2. 디지털회로 시뮬레이션 디지털회로 시뮬레이션은 설계된 회로의 동작을 컴퓨터상에서 검증하는 기술로, 실제 회로 구현 전에 오류를 발견하고 수정할 수 있다. SPICE, Verilog, VHDL 등의 시뮬레이션 도구를 사용하여 회로의 논...2025.11.13
-
JK flip-flop 실험 결과 및 특성 분석2025.11.161. JK Flip-Flop의 기본 동작 원리 JK flip-flop은 J와 K 입력값에 따라 다양한 동작을 수행한다. J=0, K=0일 때는 이전 상태를 유지하고, J=0, K=1일 때는 0으로 리셋, J=1, K=0일 때는 1로 셋, J=1, K=1일 때는 토글(이전 상태와 반전)된다. 본 실험에서는 TTL IC 7402 NOR gate, TTL IC 7404 NOT gate, TTL IC 7410 3입력 AND gate를 사용하여 JK flip-flop을 구성하고 진리표를 완성시켰다. 2. Single Chip JK Flip-...2025.11.16
-
반도체 공정 기술 및 메모리 소자 종합 분석2025.11.181. 반도체 전공정(FEP) 기술 반도체 공정의 전공정은 트랜지스터, DRAM, 플래시 메모리 등 다양한 소자 제조에 필수적이다. 웨이퍼 기판, 표면 준비, 박막 형성, 플라즈마 식각 등의 기술이 포함되며, 무어의 법칙에 따른 소자 축소로 인해 새로운 재료와 공정 기술의 도입이 필요하다. 특히 고-k 유전체와 금속 게이트 도입, SOI 웨이퍼 활용, 응력 제어 등이 주요 기술 과제이다. 2. 플래시 메모리 기술 플래시 메모리는 비휘발성 메모리로 NAND형과 NOR형으로 구분된다. NAND형은 직렬 연결으로 고집적도와 빠른 쓰기/지우...2025.11.18
-
중앙대 아날로그및디지털회로설계실습 예비보고서 8장 래치와 플립플롭2025.05.051. RS 래치 RS 래치는 교차교합(Cross-coupled)된 두 NOR 게이트로 만들어진 순차식 회로로, 기본 기억소자장치입니다. RS 래치의 진리표에 따르면 R과 S의 입력이 동시에 1에서 0으로 움직이게 되면 Q와 {bar{Q}}가 진동하는 것을 확인할 수 있습니다. 셋업 시간은 클록신호가 바뀌기 전까지 입력이 변화 없이 머물러 있어야 하는 시간이며, 홀드 시간은 클록신호가 바뀐 다음에도 잠시 그대로 머물러 있어야 하는 시간입니다. 2. 래치와 플립플롭의 차이 래치는 입력이 바뀌면 출력도 바뀌지만, 플립플롭은 오로지 클록신...2025.05.05
-
디지털 공학을 설명하고 2-입력 부울함수를 이용하여 2-입력 부울함수 곱셈을 구현하시오2025.01.181. 디지털 공학 디지털 공학은 아날로그 신호를 디지털 데이터로 변환하여 정보를 저장, 전송, 처리하는 시스템을 다룬다. 디지털 시스템은 기본적으로 입력 장치, 논리 게이트, 출력 장치로 구성되며, 고속성, 정확성, 신뢰성, 유연성 등의 장점을 가지고 있다. 디지털 회로의 구성 요소로는 논리 게이트, 플립플롭, 디코더, 인코더, 멀티플렉서 등이 있다. 2. 부울 대수와 논리 게이트 부울 대수는 부울 변수와 논리 연산자를 사용하여 부울 함수를 다루는 대수적인 체계이다. 대표적인 논리 게이트로는 AND, OR, NOT, XOR, NAN...2025.01.18
-
홍익대 디지털논리실험및설계 7주차 예비보고서 A+2025.05.161. S-R Latch와 S'-R' Latch Latch는 1비트의 문자를 보관하고 유지할 수 있는 회로이다. S-R Latch는 NOR 게이트를 이용해 결선되고 S'-R' Latch는 NAND 게이트를 이용해 결선되므로 SR NOR Latch, SR NAND Latch 라고도 불린다. Set이 활성화되면 Q가 1, Q'가 0이 되고 Reset이 활성화되면 Q'가 1, Q가 0이 된다. 2. Pulse detector와 CLK Pulse detector는 Pulse의 변화를 감지하는 회로이다. 두 개의 동일한 입력 중 하나에만 인버...2025.05.16
6 / 9
